



矽杰微电子
XIJIE MICROELECTRONICS

XC8P8507 用户手册

8 位 OTP 微控制器

Ver 1.0

免责声明

无锡矽杰微电子有限公司（简称：无锡矽杰微）保留关于该规格书中产品的可靠性、功能和设计方面的改进作进一步说明的权利。由于使用本用户手册中的信息或内容而导致的直接、间接、特别附带结果的损害，无锡矽杰微没有义务负责。本用户手册中提到的其应用仅仅是用来做说明，本公司不保证这些应用没有更深入的测试就能适用。本规格书中提到的软件（如果有），都是依据授权或保密合约所合法提供的，并且只能在这些合约的许可条件下使用或者复制。无锡矽杰微的产品不是专门设计来应用于生命维持的用具，装置或者系统。无锡矽杰微的产品不支持而且禁止在这些方面的应用。本用户手册内容如有变动恕不另作通知，具体更新信息，请参考公司官方网站 www.xjmcu.com。



修改记录说明

版本号	修改说明	备注
V1.0	发布初版	

注意事项：

- 1、CONT 寄存器 Bit. 3 (PAB) 预分频选择位及 Bit. 2~0 (PSR2~PSR0) 分频选择位在切换状态时，需先关闭看门狗使能，待切换完成后再打开看门狗使能，否则容易导致复位；
- 2、同时使用 PWM 功能和系统时钟倍频功能时，必须配合 PWM 分频器使用，避免 PWM 功能异常；
- 3、P53/P54/P70/P71 为未封装引脚，默认输入悬空状态；



目 录

1. 芯片简介	6
1.1 功能特性	6
1.2 引脚分配	7
1.3 引脚描述	8
1.4 系统框图	9
2. 存储器结构	10
2.1 程序存储区	10
2.2 数据存储区	11
3. 功能描述	12
3.1 操作寄存器	12
3.1.1 RPAGE~R0/IAR (间接寻址寄存器)	12
3.1.2 RPAGE~R1/TCC (定时计数器)	12
3.1.3 RPAGE~R2/PC (程序计数器)	12
3.1.4 RPAGE~R3/STATUS (状态寄存器)	13
3.1.5 RPAGE~R4/RSR (RAM 选择寄存器)	14
3.1.6 RPAGE~R5/PORT5 (P5 数据寄存器)	15
3.1.7 RPAGE~R6/PORT6 (P6 数据寄存器)	15
3.1.8 RPAGE~R7/PORT7 (P7 数据寄存器)	15
3.1.9 RPAGE~R8/LVDCON (LVD 控制寄存器)	15
3.1.10 RPAGE~RC/P5ICECR (P5 输入状态变化中断使能)	16
3.1.11 RPAGE~RD/P6ICECR (P6 输入状态变化中断使能)	16
3.1.12 RPAGE~RE/CPUCON (CPU 模式控制寄存器)	17
3.1.13 RPAGE~RF/ISR (中断标志寄存器)	18
3.1.14 RPAGE~R70/PWMOCON (PWM0 控制寄存器)	18
3.1.15 RPAGE~R71/PWM1CON (PWM1 控制寄存器)	19
3.1.16 RPAGE~R72/PWM2CON (PWM2 控制寄存器)	20
3.1.17 RPAGE~R73/PWM3CON (PWM3 控制寄存器)	21
3.1.18 RPAGE~R74/PWM4CON (PWM4 控制寄存器)	21
3.1.19 RPAGE~R75/P5HDCR (P5 拉电流增强控制寄存器)	22
3.1.20 RPAGE~R76/P5HSCR (P5 灌电流增强控制寄存器)	23
3.1.21 RPAGE~R77/P6HDCR (P6 拉电流增强控制寄存器)	23
3.1.22 RPAGE~R78/P6HSCR (P6 灌电流增强控制寄存器)	23
3.1.23 RPAGE~R79/P5WDCR (P5 弱拉电流控制寄存器)	23
3.1.24 RPAGE~R7A/P5WSCR (P5 弱灌电流控制寄存器)	24
3.1.25 RPAGE~R7B/DEADCON (PWM 死区控制寄存器)	24
3.1.26 RPAGE~R7C/DEADTR (PWM 死区定时寄存器)	25
3.2 控制寄存器	26
3.2.1 CONT (控制寄存器)	26
3.2.2 IOPAGE~I0C5/P5CR (P5 方向控制寄存器)	27
3.2.3 IOPAGE~I0C6/P6CR (P6 方向控制寄存器)	27
3.2.4 IOPAGE~I0C7/P7CR (P7 方向控制寄存器)	27
3.2.5 IOPAGE~I0C8/PHDCR0 (上下拉控制寄存器 0)	28



3.2.6	IOPAGE~IOC9/PHDCR1 (上下拉控制寄存器 1)	28
3.2.7	IOPAGE~IOCA/PHDCR2 (上下拉控制寄存器 2)	28
3.2.8	IOPAGE~IOCB/PDCR (下拉控制寄存器)	29
3.2.9	IOPAGE~IOCC/P6ODCR (P6 开漏输出控制寄存器)	29
3.2.10	IOPAGE~IOCD/P6PHCR (上拉控制寄存器)	30
3.2.11	IOPAGE~IOCE/WDCR (看门狗控制寄存器)	30
3.2.12	IOPAGE~IOCF/IMR (中断使能控制寄存器)	31
3.2.13	IOPAGE~IOC10/PRDCH0 (PWM0 周期占空高位寄存器)	31
3.2.14	IOPAGE~IOC11/PRDLO (PWM0 周期低位寄存器)	31
3.2.15	IOPAGE~IOC12/PDCL0 (PWM0 占空比低位寄存器)	32
3.2.16	IOPAGE~IOC13/PRDCH1 (PWM1 周期占空高位寄存器)	32
3.2.17	IOPAGE~IOC14/PRDL1 (PWM1 周期低位寄存器)	32
3.2.18	IOPAGE~IOC15/PDCL1 (PWM1 占空比低位寄存器)	32
3.2.19	IOPAGE~IOC16/PRDCH2 (PWM2 周期占空高位寄存器)	33
3.2.20	IOPAGE~IOC17/PRDL2 (PWM2 周期低位寄存器)	33
3.2.21	IOPAGE~IOC18/PDCL2 (PWM2 占空比低位寄存器)	33
3.2.22	IOPAGE~IOC19/PRDCH3 (PWM3 周期占空高位寄存器)	33
3.2.23	IOPAGE~IOC1A/PRDL3 (PWM3 周期低位寄存器)	34
3.2.24	IOPAGE~IOC1B/PDCL3 (PWM3 占空比低位寄存器)	34
3.2.25	IOPAGE~IOC1C/PRDCH4 (PWM4 周期占空高位寄存器)	34
3.2.26	IOPAGE~IOC1D/PRDL4 (PWM4 周期低位寄存器)	34
3.2.27	IOPAGE~IOC1E/PDCL4 (PWM4 占空比低位寄存器)	35
3.2.28	IOPAGE~IOC1F/PWMSCR (PWM 映射寄存器)	35
3.3	中断	36
3.3.1	中断现场保护	37
3.4	复位	38
3.4.1	复位功能概述	38
3.4.2	WDT 看门狗复位	38
3.4.3	POR 上电复位	39
3.4.4	LVR 低电压复位	39
3.4.5	工作频率与 LVR 低压检测关系	40
3.5	工作模式	42
3.5.1	高速模式	43
3.5.2	低速模式	43
3.5.3	空闲模式	44
3.5.4	睡眠模式	44
3.6	系统时钟	45
3.6.1	内部 RC 振荡器	45
3.6.2	外部晶体/陶瓷振荡器	46
3.6.3	时钟模块应用说明	46
3.7	I/O 端口	47
3.7.1	GPIO 内部结构图	47
3.7.2	端口驱动能力说明	48
3.7.3	端口状态变化唤醒	48



3.8 TCC 定时计数器	50
3.8.1 TCC 定时设置说明.....	51
3.8.2 TCC 定时计算说明.....	51
3.9 PWM 脉宽调制	52
3.9.1 PWM 内部结构与时序.....	52
3.9.2 PWM 周期与占空比.....	53
3.9.3 PWM 死区控制设置说明.....	54
3.9.4 PWM 脉宽调制设置说明.....	55
3.10 LVD 低电压检测	56
3.10.1 LVD 电压检测设置说明.....	57
3.11 重要说明	58
4. OPTION 配置表.....	59
5. 指令集.....	61
6. 电气特性	63
6.1 极限参数	63
6.2 直流电气特性	63
6.3 特性曲线图	64
6.3.1 内部低速 RC 振荡器-压频特性曲线.....	64
6.3.2 内部低速 RC 振荡器-温频特性曲线.....	64
6.3.3 内部 1Mhz RC 振荡器-压频特性曲线.....	65
6.3.4 内部 1Mhz RC 振荡器-温频特性曲线.....	65
6.3.5 内部 8Mhz RC 振荡器-压频特性曲线.....	66
6.3.6 内部 8Mhz RC 振荡器-温频特性曲线.....	66
7. 封装尺寸	67
7.1 16PIN 封装尺寸	67



1. 芯片简介

1.1 功能特性

CPU 配置

- 2K×14-Bit OTP ROM
- 96×8-Bit SRAM
- 8 级堆栈空间
- 28 级可编程电压检测 (LVD)
2.0V~4.7V, 0.1V/级
- 8 级可编程电压复位 (LVR)
1.2V, 1.6V, 1.8V, 2.4V
2.7V, 3.3V, 3.6V, 3.9V
- 工作电流小于 1.2 mA (4MHz/5V)
- 工作电流小于 5 μ A (13KHz/5V)
- 休眠电流小于 1 μ A (休眠模式)

I/O 配置

- 3 组 18 个 GPIO 端口: P5, P6, P7
- 18 个可编程上拉 I/O 引脚
- 17 个可编程下拉 I/O 引脚
- 16 个可编程唤醒端口: P5, P6
- 5 个 OPTION 配置四级驱动增强 I/O
(拉灌最大 200mA/220mA)
- P5 端口可编程使能弱驱动
(拉灌低至 4mA/9mA)
- P6 端口可编程使能开漏输出
- P57 可配置上拉、GPIO
- 外部电压检测: P57
- 外部中断: P60

工作电压

- 工作电压范围:
1.8V~5.5V (0°C~70°C)
2.3V~5.5V (-40°C~85°C)
常温(25°C)工作电压可低至 1.5V

- 工作温度范围:
工作温度 -40°C~85°C

工作频率范围

- 外部晶振 HXT/LXT 可选内置电容:
Disable、7PF、9PF、12.5PF
- 内置 IHRC 振荡电路:
8MHz/1MHz/910KHz
- 指令时钟分频选择:
2T/4T/8T/16T/32T
- 内置 ILRC 振荡电路:
14KHz (5V) /8KHz (3V)

外围模块

- 8Bit 实时时钟/计数器
- 5 路 12Bit 脉宽调制器 PWM

中断源

- 外部中断
- TCC 溢出中断
- PWM 周期溢出中断
- LVD 状态变化中断
- 端口状态改变中断

特性


- 可编程 WDT 定时器:
4.5ms、18ms、72ms、288ms
- 内置 RC 振荡器供电: VDD、LDO 2.1V

封装类型

- XC8P8507- DIP/SOP 16



1.2 引脚分配



XC8P8507-16PIN 脚位图




1.3 引脚描述

序号	管脚名	I/O	功能描述
P50	P50	I/O	GPIO, 可编程上下拉、高拉灌电流、弱拉灌电流, 端口唤醒
	IPWM2	0	IPWM2 输出
P51	P51	I/O	GPIO, 可编程上下拉、高拉灌电流、弱拉灌电流, 端口唤醒
	IPWM1	0	IPWM1 输出
P52	P52	I/O	GPIO, 可编程上下拉、高拉灌电流、弱拉灌电流, 端口唤醒
	IPWM0	0	IPWM0 输出
P55	P55	I/O	GPIO, 可编程上下拉、高拉灌电流、弱拉灌电流, 端口唤醒
	OSC0	0	晶体振荡器输出口
	IPWM3	0	IPWM3 输出
P56	P56	I/O	GPIO, 可编程上下拉、高拉灌电流、弱拉灌电流, 端口唤醒
	OSC1	I	晶体振荡器输入口
	IPWM4	0	IPWM4 输出
P57	P57	I/O	GPIO, 可编程上拉、高拉灌电流、弱拉灌电流, 端口唤醒
	IPWM4	0	IPWM4 输出
	RESET	I	复位脚
	EXVE	I	LVD 外部电压检测端口
P60	P60	I/O	GPIO, 可编程上下拉、开漏输出、四级高拉灌电流, 端口唤醒
	INT	I	外部中断输入端口
	PWM2	0	PWM2 输出
P61	P61	I/O	GPIO, 可编程上下拉、开漏输出、四级高拉灌电流, 端口唤醒
	PWM1	0	PWM1 输出
P62	P62	I/O	GPIO, 可编程上下拉、开漏输出、四级高拉灌电流, 端口唤醒
	PWM0	0	PWM0 输出
P63	P63	I/O	GPIO, 可编程上下拉、开漏输出、高拉灌电流, 端口唤醒
	IPWM2	0	IPWM2 输出
P64	P64	I/O	GPIO, 可编程上下拉、开漏输出、高拉灌电流, 端口唤醒
	IPWM1	0	IPWM1 输出
P65	P65	I/O	GPIO, 可编程上下拉、开漏输出、高拉灌电流, 端口唤醒
	IPWM0	0	IPWM0 输出
P66	P66	I/O	GPIO, 可编程上下拉、开漏输出、四级高拉灌电流, 端口唤醒
	PWM3	0	PWM3 输出
P67	P67	I/O	GPIO, 可编程上下拉、开漏输出、四级高拉灌电流, 端口唤醒
	PWM4	0	PWM4 输出
	IPWM0	0	IPWM0 输出
	VDD	--	电源
	VSS	--	地



1.4 系统框图




系统电路框图



2. 存储器结构

2.1 程序存储区



程序存储区结构图



2.2 数据存储区

R 页\I0C 页寄存器区（I0C 页为特殊页，只能使用 IR/IW 指令进行读写操作）

地址	R 页面寄存器	
0x00	R0/IAR (间接地址存储器)	
0x01	R1/TCC (定时计数器)	
0x02	R2/PC (程序计数器)	
0x03	R3/STATUS (状态寄存器)	
0x04	R4/RSR (RAM 选择寄存器)	
0x05	R5/PORT5 (P5 数据寄存器)	
0x06	R6/PORT6 (P6 数据寄存器)	
0x07	R7/PORT7 (P7 数据寄存器)	
0x08	R8/LVDCON (LVD 控制寄存器)	
0x09	保留	
0x0A	保留	
0x0B	保留	
0x0C	RC/P5ICECR (输入状态变化中断使能)	
0x0D	RD/P6ICECR (输入状态变化中断使能)	
0x0E	RE/CPUCON (CPU 模式控制寄存器)	
0x0F	RF/ISR (中断标志寄存器)	
0x10	通用寄存器	
...		
0x6F		
0x70		R70/PWM0CON (PWM0 控制寄存器)
0x71		R71/PWM1CON (PWM1 控制寄存器)
0x72		R72/PWM2CON (PWM2 控制寄存器)
0x73	R73/PWM3CON (PWM3 控制寄存器)	
0x74	R74/PWM4CON (PWM4 控制寄存器)	
0x75	R75/P5HDCR (P5 拉电流增强控制寄存器)	
0x76	R76/P5HSCR (P5 灌电流增强控制寄存器)	
0x77	R77/P6HDCR (P6 拉电流增强控制寄存器)	
0x78	R78/P6HSCR (P6 灌电流增强控制寄存器)	
0x79	R79/P5WDCR (P5 弱拉电流控制寄存器)	
0x7A	R7A/P5WSCR (P5 弱灌电流控制寄存器)	
0x7B	R7B/DEADCON (PWM 死区控制寄存器)	
0x7C	R7C/DEADTR (死区定时寄存器)	
0x7D	保留	
0x7E	保留	
0x7F	保留	

I0C 页面寄存器
保留
CONT (控制寄存器)
保留
保留
保留
I0C5/P5CR (P5 方向控制寄存器)
I0C6/P6CR (P6 方向控制寄存器)
I0C7/P7CR (P7 方向控制寄存器)
I0C8/PHDCR0 (上下拉控制寄存器 0)
I0C9/PHDCR1 (上下拉控制寄存器 1)
I0CA/PHDCR2 (上下拉控制寄存器 2)
I0CB/PDCR (下拉控制寄存器)
I0CC/P6ODCR (开漏控制寄存器)
I0CD/P6PHCR (上拉控制寄存器)
I0CE/WDCR (看门狗控制寄存器)
I0CF/IMR (中断使能控制寄存器)
I0C10/ PRDCH0 (PWM0 周期占空高位寄存器)
I0C11/ PRDL0 (PWM0 周期低位寄存器)
I0C12/ PDCL0 (PWM0 占空比低位寄存器)
I0C13/ PRDCH1 (PWM1 周期占空高位寄存器)
I0C14/ PRDL1 (PWM1 周期低位寄存器)
I0C15/ PDCL1 (PWM1 占空比低位寄存器)
I0C16/ PRDCH2 (PWM2 周期占空高位寄存器)
I0C17/ PRDL2 (PWM2 周期低位寄存器)
I0C18/ PDCL2 (PWM2 占空比低位寄存器)
I0C19/ PRDCH3 (PWM3 周期占空高位寄存器)
I0C1A/ PRDL3 (PWM3 周期低位寄存器)
I0C1B/ PDCL3 (PWM3 占空比低位寄存器)
I0C1C/ PRDCH4 (PWM4 周期占空高位寄存器)
I0C1D/ PRDL4 (PWM4 周期低位寄存器)
I0C1E/ PDCL4 (PWM4 占空比低位寄存器)
I0C1F/ PWMSCR (PWM 映射寄存器)



3. 功能描述

3.1 操作寄存器

3.1.1 RPAGE~R0/IAR (间接寻址寄存器)

00H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IAR	RIND<7:0>							
读/写	R							
复位值	X							

间接寻址寄存器并不是一个实际存在的寄存器，它的主要功能是作为间接寻址的指针。任何以 R0 作为指针的指令，实际对应的地址是 R4（RAM 选择寄存器）低 6 位 FSR<5:0>所指向的数据。

3.1.2 RPAGE~R1/TCC(定时计数器)

01H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
TCC(R)	TCC<7>	TCC<6>	TCC<5>	TCC<4>	TCC<3>	TCC<2>	TCC<1>	TCC<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

TCC 是一个 8Bit 上行计数器, 时钟源可选内部时钟/外部时钟, 计数溢出可形成中断, TCC 可读可写。

TCC 可由 EXINT 引 上的信号边沿或指令周期触发产生加 1 操作 (CONT. 4 位定义)。如果清零 PAB 位 (CONT. 3), 会有一个预分频器分配给 TCC, 当 TCC 寄存器被写入一个值时, 预分频器的值会被清 0。

3.1.3 RPAGE~R2/PC(程序计数器)

02H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PC	PCL<7>	PCL<6>	PCL<5>	PCL<4>	PCL<3>	PCL<2>	PCL<1>	PCL<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

程序计数器 (PC) 是用于记录每个指令周期中 CPU 所要处理的指令的指针。在 CPU 运行周期中, PC 将指令指针推进程序存储器, 然后指针自增 1 以进入下一个周期。XC8P8507 拥有一个 11 位宽度的程序计数器 (PC), 其低字节来自可读写的 PCL, 高位 (PC<10:8>) 不可读。



XC8P8507 堆栈是用于记录程序返回的指令指针。当调用子程序时，PC 将指令指针压栈。待执行返回指令时，堆栈将指令指针送回 PC，继续进行原来的进程。XC8P8507 拥有 8 级堆栈，该堆栈既不占程序存储空间也不占数据存储空间，并且堆栈指针不能读写。

- (1) 寄存器 PC 和内置 8 级堆栈都是 11 位宽，用于 2K×14Bit ROM 的寻址，XC8P8507 程序存储区映射。
- (2) 一般情况下，PC 自增一；复位时，PC 的所有位都被清零。
- (3) 指令“JMP”允许直接载入低 11 位地址，因此，JMP 指令可以实现当前页面内（2K 范围内）任意位置跳转。指令“JMP”直接载入低 11 位地址，同时将 PC+1 压栈，子程序入口地址只要在同一页面内就能够被准确定位。
- (4) 执行“RET”指令时将栈顶数据送到 PC。
- (5) 当设置 PC 查表能力为 1/4K 时（设置 OPTION 选项中查表范围为 0~256），任何对 PC 的内容进行直接修改的指令都将引起 PC 的第 9、10、11 位被清零。因此，产生的跳转限于同一页面的前 256 个地址，改变 PC 内容的指令需要 2 个指令周期。
当设置 PC 查表能力为 2K 时，任何对 PC 值进行改写的指令会相应影响 PC 最高三位。因此，产生的跳转可扩充至 2K 范围。
- (6) 发生中断时，程序计数器的值将发生改变，PC 赋值为 008。
- (7) 堆栈的工作犹如循环缓冲器，也就是说，压栈 8 次之后，第 9 次压栈时进栈的数据将覆盖第 1 次进栈的数据，而第 10 次压栈时进栈的数据将覆盖第 2 次进栈的数据，依此类推。

3.1.4 RPAGE~R3/STATUS (状态寄存器)

03H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
STATUS	RST	GB1	GB0	T	P	Z	DC	C
读/写	R	R/W	R/W	R	R	R	R	R
复位值	0	0	0	1	1	X	X	X

Bit<7>: RST-复位类型标志位

- 0: 其它复位类型
- 1: 若休眠模式由引脚状态改变唤醒

Bit<6>: GB1-未定义，通用读写位

Bit<5>: GB0-未定义，通用读写位

Bit<4>: T-时间溢出位

- 0: WDT 溢出
- 1: 执行“SLEEP”和“CWDT”指令或低压复位



Bit<3>: P-掉电标志位

0: 执行“SLEEP”指令

1: 上电复位或执行“CWDT”指令

影响 T/P 的事件如下表所示:

类型	RST	T	P
上电复位	0	1	1
工作模式下按 RESET	0	保持	保持
RESET 唤醒	0	1	0
工作模式下 WDT 溢出	0	0	保持
WDT 溢出唤醒	0	0	0
端口状态变化唤醒	1	1	0
执行 CWDT 指令	保持	1	1
执行 SLEEP 指令	保持	1	0

Bit<2>: Z-零标志位算术或逻辑操作结果为零时置为”1”

0: 当算术或者逻辑运算结果不为 0

1: 当算术或者逻辑运算结果为 0

Bit<1>: DC-辅助进位标志

0: 执行加法运算时, 低四位没有进位产生; /执行减法运算时, 低四位产生借位

1: 执行加法运算时, 低四位有进位产生; /执行减法运算时, 低四位没产生借位

Bit<0>: C-进位标志

0: 执行加法运算时, 高四位没有进位产生; /执行减法运算时, 高四位产生借位

1: 执行加法运算时, 高四位有进位产生; /执行减法运算时, 高四位没产生借位

3.1.5 RPAGE~R4/RSR (RAM 选择寄存器)

04H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
FSR	-	FSR<6>	FSR<5>	FSR<4>	FSR<3>	FSR<2>	FSR<1>	FSR<0>
读/写	R	R/W						
复位值	1	X	X	X	X	X	X	X

FSR<6:0> 在间接寻址方式中用于选择 RAM 寄存器地址 (寻址范围: 0X00~0X7F)

FSR 用于配合 R0 实现间接寻址操作。用户可以将某个寄存器对应的地址放进 FSR, 然后通过访问间接寻址寄存器 R0, 此时地址将指向 FSR 中对应地址的寄存器。



3.1.6 RPAGE~R5/P0RT5 (P5 数据寄存器)

05H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORT5	P57	P56	P55	P54	P53	P52	P51	P50
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

端口输入/输出数据寄存器，P5 端口为 8 位

3.1.7 RPAGE~R6/P0RT6 (P6 数据寄存器)

06H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORT6	P67	P66	P65	P64	P63	P62	P61	P60
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

端口输入/输出数据寄存器，P6 端口为 8 位

3.1.8 RPAGE~R7/P0RT7 (P7 数据寄存器)

07H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PORT7	-	-	-	-	-	-	P71	P70
读/写	R	R	R	R	R	R	R/W	R/W
复位值	0	0	0	0	0	0	1	1

端口输入/输出数据寄存器，P7 端口为 2 位

3.1.9 RPAGE~R8/LVDCON (LVD 控制寄存器)

08H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
LVDCON	LV DEN	VDET	EXVEN	LV DSEL<4>	LV DSEL<3>	LV DSEL<2>	LV DSEL<1>	LV DSEL<0>
读/写	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: LV DEN

1: LVD 使能

0: LVD 禁止

Bit<6>: VDET

1: LVD 低于预设电压点



0: LVD 高于预设电压点

Bit<5>: EXVEN

1: LVD 检测电压选择 P57 端口输入

0: LVD 检测电压选择 VDD

Bit<4:0>: LVDSEL

LVD 检测点从 00000 到 11011, 分别对应从 2.0V 到 4.7V 每 0.1V 一个检测点。

3.1.10 RPAGE~RC/P5ICECR (P5 输入状态变化中断使能)

0CH(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5ICECR	IEN5<7>	IEN5<6>	IEN5<5>	IEN5<4>	IEN5<3>	IEN5<2>	IEN5<1>	IEN5<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: IEN5<7:0>- P5 输入状态变化中断使能控制位

1: 使能

0: 禁止

注意: 仅当 OPTION 选项【P5/P6 端口唤醒】为【独立控制】时有效。

3.1.11 RPAGE~RD/P6ICECR (P6 输入状态变化中断使能)

0DH(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P6ICECR	IEN6<7>	IEN6<6>	IEN6<5>	IEN6<4>	IEN6<3>	IEN6<2>	IEN6<1>	IEN6<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: IEN6<7:0>-P6 输入状态变化中断使能控制位

1: 使能

0: 禁止

注意: 仅当 OPTION 选项【P5/P6 端口唤醒】为【独立控制】时有效。



3. 1. 12 RPAGE~RE/CPUCON (CPU 模式控制寄存器)

OEH (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CPUCON	-	TxEN	TCCCKS	PWMWE	TCCWE	STPHX	CLKMD	IDLE
读/写	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: 未定义

Bit<6>: TxEN

1: 同时打开 Tx 定时器使能 (即使 T0EN、T1EN、T2EN、T3EN、T4EN 关闭也可使能)

0: 禁止

Bit<5>: TCCCKS

1: TCC 时钟选择 Fosc (系统时钟)

0: TCC 时钟选择 Fcpu (指令时钟)

Bit<4>: PWMWE

1: PWM 唤醒使能, 可唤醒空闲模式

0: PWM 唤醒禁止

Bit<3>: TCCWE

1: TCC 唤醒使能, 可唤醒空闲模式, RTC 模式下可唤醒睡眠以及空闲模式

0: TCC 唤醒禁止

RTC 模式下设置 TCCWE=1&RTCS=1 休眠时 LXT 继续工作不会停止, 否则时休眠会停止 LXT。

Bit<2>: STPHX

1: 停止高速时钟, 包括 IRC 和晶振振荡器时钟 (不包括 RTC 时钟)

0: 高速时钟正常工作

Bit<1>: CLKMD

1: 系统时钟使用低速 RC 振荡器时钟

0: 系统时钟使用高速 IRC 或者晶振振荡器时钟

系统从高速模式进入低速模式时 先设置 CLKMD=1, 后设置 STPHX=1;

系统从低速模式进入高速模式时 先设置 STPHX=0, 后设置 CLKMD=0。

Bit<0>: IDLE

1: 系统执行 SLEEP 指令时进入空闲模式, 系统时钟正常工作

TCC 和 PWM 在空闲模式下如果选择系统时钟可继续工作, 并可唤醒系统。

0: 系统执行 SLEEP 指令时进入睡眠模式



3. 1. 13 RPAGE~RF/ISR (中断标志寄存器)

0FH (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
ISR	PWM2IF	PWM1IF	PWM0IF	LVDIF	P5ICIF	EXIF	P6ICIF	TCIF
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:5>: PWM2~PWM0 周期溢出中断标志

Bit<4>: LVDIF-LVD 状态变化中断标志

Bit<3>: P5ICIF-P5 端口状态改变中断标志位

Bit<2>: EXIF-外部端口中断标志位

Bit<1>: P6ICIF-P6 端口状态改变中断标志位

Bit<0>: TCIF-TCC 中断标志位

1: 有中断, 软件清 0

0: 无中断

注意: 清除中断标志位时, 必须使用 MOV RF, A 操作, 不能使用 BTC 和 AND RF, A 指令操作。

3. 1. 14 RPAGE~R70/PWMOCON (PWM0 控制寄存器)

70H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMOCON	TOEN	IPWMOEN	PWMOEN	PWMOCKS	TOPTEN	TOPSR<2>	TOPSR<1>	TOPSR<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: TOEN-T0/PWM0 计数器使能

1: 使能

0: 禁止

Bit<6>: IPWMOEN-PWM0 互补输出使能

1: 使能 (需要设置相应口为输出才能输出 PWM 波形)

0: 禁止

Bit<5>: PWMOEN-PWM0 输出使能

1: 使能 (需要设置相应口为输出才能输出 PWM 波形)

0: 禁止

Bit<4>: PWMOCKS-PWM0 时钟选择

1: PWM0 时钟选择 Fosc (系统时钟)

0: PWM0 时钟选择 Fcpu (指令时钟)



Bit<3>: TOPTEN, TOPSR<2:0>-T0 计数器预分频选择

TOPTEN	TOPSR2	TOPSR1	TOPSR0	T0 分频系数
0	0	0	0	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8
1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256

3. 1. 15 RPAGE~R71/PWM1CON (PWM1 控制寄存器)

71H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWM1CON	T1EN	IPWM1EN	PWM1EN	PWM1CKS	T1PTEN	T1PSR<2>	T1PSR<1>	T1PSR<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: T1EN-T1/PWM1 计数器使能

- 1: 使能
- 0: 禁止

Bit<6>: IPWM1EN-PWM1 互补输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<5>: PWM1EN-PWM1 输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<4>: PWM1CKS-PWM1 时钟选择

- 1: PWM1 时钟选择 Fosc (系统时钟)
- 0: PWM1 时钟选择 Fcpu (指令时钟)

Bit<3>: T1PTEN, T1PSR<2:0>-T1 计数器预分频选择

T1PTEN	T1PSR2	T1PSR1	T1PSR0	T1 分频系数
0	0	0	0	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8



1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256

3.1.16 RPAGE~R72/PWM2CON (PWM2 控制寄存器)

72H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWM2CON	T2EN	IPWM2EN	PWM2EN	PWM2CKS	T2PTEN	T2PSR<2>	T2PSR<1>	T2PSR<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: T2EN-T2/PWM2 计数器使能

- 1: 使能
- 0: 禁止

Bit<6>: IPWM2EN-PWM2 互补输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<5>: PWM2EN-PWM2 输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<4>: PWM2CKS-PWM2 时钟选择

- 1: PWM2 时钟选择 Fosc (系统时钟)
- 0: PWM2 时钟选择 Fcpu (指令时钟)

Bit<3>: T2PTEN, T2PSR<2:0>-T2 计数器预分频选择

T2PTEN	T2PSR2	T2PSR1	T2PSR0	T2 分频系数
0	0	0	0	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8
1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256



3. 1. 17 RPAGE~R73/PWM3CON (PWM3 控制寄存器)

73H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWM3CON	T3EN	IPWM3EN	PWM3EN	PWM3CKS	T3PTEN	T3PSR<2>	T3PSR<1>	T3PSR<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: T3EN-T3/PWM3 计数器使能

- 1: 使能
- 0: 禁止

Bit<6>: IPWM3EN-PWM3 互补输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<5>: PWM3EN-PWM3 输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<4>: PWM3CKS-PWM3 时钟选择

- 1: PWM3 时钟选择 Fosc (系统时钟)
- 0: PWM3 时钟选择 Fcpu (指令时钟)

Bit<3>: T3PTEN, T3PSR<2:0>-T3 计数器预分频选择

T3PTEN	T3PSR2	T3PSR1	T3PSR0	T3 分频系数
0	0	0	0	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8
1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256

3. 1. 18 RPAGE~R74/PWM4CON (PWM4 控制寄存器)

74H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWM4CON	T4EN	IPWM4EN	PWM4EN	PWM4CKS	T4PTEN	T4PSR<2>	T4PSR<1>	T4PSR<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0



Bit<7>: T4EN-T4/PWM4 计数器使能

- 1: 使能
- 0: 禁止

Bit<6>: IPWM4EN-PWM4 互补输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<5>: PWM4EN-PWM4 输出使能

- 1: 使能 (需要设置相应口为输出才能输出 PWM 波形)
- 0: 禁止

Bit<4>: PWM4CKS-PWM4 时钟选择

- 1: PWM4 时钟选择 Fosc (系统时钟)
- 0: PWM4 时钟选择 Fcpu (指令时钟)

Bit<3>: T4PTEN, T4PSR<2:0>-T4 计数器预分频选择

T4PTEN	T4PSR2	T4PSR1	T4PSR0	T4 分频系数
0	0	0	0	1:1
1	0	0	0	1:2
1	0	0	1	1:4
1	0	1	0	1:8
1	0	1	1	1:16
1	1	0	0	1:32
1	1	0	1	1:64
1	1	1	0	1:128
1	1	1	1	1:256

3. 1. 19 RPAGE~R75/P5HDCR (P5 拉电流增强控制寄存器)

75H (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5HDCR	P5HD<7>	P5HD<6>	P5HD<5>	P5HD<4>	P5HD<3>	P5HD<2>	P5HD<1>	P5HD<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P5HD<7:0>-P5 拉电流增强控制位

- 1: 使能
- 0: 禁止



3. 1. 20 RPAGE~R76/P5HSCR (P5 灌电流增强控制寄存器)

76H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5HSCR	P5HS<7>	P5HS<6>	P5HS<5>	P5HS<4>	P5HS<3>	P5HS<2>	P5HS<1>	P5HS<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P5HS<7:0>-P5 灌电流增强控制位

- 1: 使能
- 0: 禁止

3. 1. 21 RPAGE~R77/P6HDCR (P6 拉电流增强控制寄存器)

77H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P6HDCR	P6HD<7>	P6HD<6>	P6HD<5>	P6HD<4>	P6HD<3>	P6HD<2>	P6HD<1>	P6HD<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P6HD<7:0>-P6 拉电流增强控制位

- 1: 使能
- 0: 禁止

3. 1. 22 RPAGE~R78/P6HSCR (P6 灌电流增强控制寄存器)

78H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P6HSCR	P6HS<7>	P6HS<6>	P6HS<5>	P6HS<4>	P6HS<3>	P6HS<2>	P6HS<1>	P6HS<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P6HS<7:0>-P6 灌电流增强控制位

- 1: 使能
- 0: 禁止

3. 1. 23 RPAGE~R79/P5WDCR (P5 弱拉电流控制寄存器)

79H(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5WDCR	P5WD<7>	P5WD<6>	P5WD<5>	P5WD<4>	P5WD<3>	P5WD<2>	P5WD<1>	P5WD<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0



Bit<7:0>: P5WD<7:0>-P5 弱拉电流控制位

- 1: 使能
- 0: 禁止

3. 1. 24 RPAGE~R7A/P5WSCR (P5 弱灌电流控制寄存器)

7AH (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5WSCR	P5WS<7>	P5WS<6>	P5WS<5>	P5WS<4>	P5WS<3>	P5WS<2>	P5WS<1>	P5WS<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P5WS<7:0>-P5 弱灌电流控制位

- 1: 使能
- 0: 禁止

3. 1. 25 RPAGE~R7B/DEADCON (PWM 死区控制寄存器)

7BH (R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DEADCON	DEADE<3>	DEADE<2>	DEADE<1>	DEADE<0>	DEADCKS	DEADP<2>	DEADP<1>	DEADP<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: DEADE<3:0>-PWM3、PWM2、PWM1、PWM0 死区使能控制位

- 1: 使能
- 0: 禁止

Bit<3>: DEADCKS-死区定时器时钟选择位

- 1: 选择 Fosc
- 0: 选择 Fcpu

Bit<2:0>: DEADP<2:0>-死区定时器分频选择

DEADP<2>	DEADP<1>	DEADP<0>	死区定时分频系数
0	0	0	1:1
0	0	1	1:2
0	1	0	1:4
0	1	1	1:8
1	0	0	1:16
1	0	1	1:32
1	1	0	1:64
1	1	1	1:128



3. 1. 26 RPAGE~R7C/DEADTR (PWM 死区定时寄存器)

7C(R)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
DEADTR	DEADT<7>	DEADT<6>	DEADT<5>	DEADT<4>	DEADT<3>	DEADT<2>	DEADT<1>	DEADT<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: DEADT<7:0>-死区定时器



3.2 控制寄存器

3.2.1 CONT (控制寄存器)

01H(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
CONT	RTCS	INT	TS	TE	PAB	PSR2	PSR1	PSR0
读/写	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	1	1	1	1	1	1

Bit<7>: RTCS-TCC 信号源选择

1: 选择外部晶振时钟 (LXT 的 4 分频)

0: TCC 时钟由 TCCCKS 和 TS 决定, TCCCKS=1 时钟源选择 FOSC, TCCCKS=0 时钟源由 TS 决定 (TCC 时钟源优先级 RTCS>TCCCKS>TS)

注意: 当 OPTION 选项【RTC】选择【使能】时有效, 否则 Bit7 为通用读写位。

Bit<6>: INT-中断使能标志位

0: 由指令或硬件禁止中断

1: 由指令使能中断

Bit<5>: TS-TCC 信号源选择位

0: 内部指令周期时钟

1: 外部输入信号 (P54 需要设置为输入口)

Bit<4>: TE-TCC 信号边沿选择位

0: TCC 引脚信号发生由低到高变化加 1

1: TCC 引脚信号发生由高到低变化加 1

Bit<3>: PAB-预分频器分配位

0: 预分频器分给 TCC

1: 预分频器分给 WDT

Bit<2:0>: PSR2~PSR0-TCC/WDT 预分频选择控制位:

PSR2	PSR1	PSR0	TCC 分频系数	WDT 分频系数
0	0	0	1:2	1:1
0	0	1	1:4	1:2
0	1	0	1:8	1:4
0	1	1	1:16	1:8
1	0	0	1:32	1:16
1	0	1	1:64	1:32
1	1	0	1:128	1:64
1	1	1	1:256	1:128

注意: PAB 及 PSR2~PSR0 切换状态时需先禁止看门狗, 切换完成后再使能看门狗。



3.2.2 IOPAGE~I0C5/P5CR (P5 方向控制寄存器)

05H(I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P5CR	P5CR<7>	P5CR<6>	P5CR<5>	P5CR<4>	P5CR<3>	P5CR<2>	P5CR<1>	P5CR<0>
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

Port5 方向控制位

1: 输入

0: 输出

3.2.3 IOPAGE~I0C6/P6CR (P6 方向控制寄存器)

06H(I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P6CR	P6CR<7>	P6CR<6>	P6CR<5>	P6CR<4>	P6CR<3>	P6CR<2>	P6CR<1>	P6CR<0>
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

Port6 方向控制位

1: 输入

0: 输出

3.2.4 IOPAGE~I0C7/P7CR (P7 方向控制寄存器)

07H(I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P7CR	-	-	-	-	-	-	P7CR<1>	P7CR<0>
读/写	R	R	R	R	R	R	R/W	R/W
复位值	0	0	0	0	0	0	1	1

Port7 方向控制位

1: 输入

0: 输出



3.2.5 IOPAGE~I0C8/PHDCR0 (上下拉控制寄存器 0)

08H (I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PHDCR0	-	-	P7PD<1>	P7PD<0>	-	-	P7PH<1>	P7PH<0>
读/写	R	R	R/W	R/W	R	R	R/W	R/W
复位值	1	1	1	1	1	1	1	1

Bit<5:4>: P7PD<1:0>-P7 下拉控制位

0: 使能

1: 禁止

Bit<1:0>: P7PH<1:0>-P7 上拉控制位

0: 使能

1: 禁止

注意: 当 OPTION 选项【P5、P6、P7 上下拉控制】选择【使能】时 PHDCR0 寄存器软件可操作。

3.2.6 IOPAGE~I0C9/PHDCR1 (上下拉控制寄存器 1)

09H (I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PHDCR1	P6PD<7>	P6PD<6>	P6PD<5>	P6PD<4>	P5PH<3>	P5PH<2>	P5PH<1>	P5PH<0>
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

Bit<7:4>: P6<7:4>下拉使能控制

0: 使能

1: 禁止

Bit<3:0>: P5<3:0>上拉使能控制

0: 使能

1: 禁止

注意: 当 OPTION 选项【P5、P6、P7 上下拉控制】选择【使能】时 PHDCR1 寄存器软件可操作。

3.2.7 IOPAGE~I0CA/PHDCR2 (上下拉控制寄存器 2)

0AH (I0C)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PHDCR2	-	P5PD<6>	P5PD<5>	P5PD<4>	P5PH<7>	P5PH<6>	P5PH<5>	P5PH<4>
读/写	R	R/W						
复位值	1	1	1	1	1	1	1	1



Bit<6:4>: P5<6:4>下拉使能控制

- 0: 使能
- 1: 禁止

Bit<3:0>: P5<7:4>上拉使能控制

- 0: 使能
- 1: 禁止

注意: 当 OPTION 选项【P5、P6、P7 上下拉控制】选择【使能】时 PHDCR2 寄存器软件可操作，若【P57 上拉】选择【使能】则 P57 上拉功能使能且不可软件更改。

3.2.8 IOPAGE~IOCB/PDCR (下拉控制寄存器)

OBH(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCR	P6PD<3>	P6PD<2>	P6PD<1>	P6PD<0>	P5PD<3>	P5PD<2>	P5PD<1>	P5PD<0>
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

Bit<7:4>: P6<3:0>下拉使能控制

- 0: 使能
- 1: 禁止

Bit<3:0>: P5<3:0>下拉使能控制

- 0: 使能
- 1: 禁止

注意: 当 OPTION 选项【P5、P6、P7 上下拉控制】选择【使能】时 P5PD<3>位软件可操作。

3.2.9 IOPAGE~IOCC/P60DCR (P6 开漏输出控制寄存器)

OCH(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P60DCR	P60D<7>	P60D<6>	P60D<5>	P60D<4>	P60D<3>	P60D<2>	P60D<1>	P60D<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: P60D<7:0>P6 开漏输出使能控制位

- 0: 禁止
- 1: 使能



3.2.10 IOPAGE~IOCD/P6PHCR (上拉控制寄存器)

ODH(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
P6PHCR	P6PH<7>	P6PH<6>	P6PH<5>	P6PH<4>	P6PH<3>	P6PH<2>	P6PH<1>	P6PH<0>
读/写	R/W							
复位值	1	1	1	1	1	1	1	1

Bit<7:0>: P6PH<7:0>P6 上拉使能控制位

- 0: 使能
- 1: 禁止

3.2.11 IOPAGE~IOCE/WDTCR (看门狗控制寄存器)

OEH(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
WDTCR	WDTE	EIS	INTEDG	ROC	-	-	-	-
读/写	R/W	R/W	R/W	R/W	R	R	R	R
复位值	1	0	0	0	1	1	1	1

Bit<7>: WDTE-WDT 使能控制

- 1: 使能
- 0: 禁止

注意: 看门狗使能需 WDTEN 使能且 OPTION 选项【看门狗】选择【使能】。

Bit<6>: EIS-P60 外部中断使能位

- 1: 使能, 在这种情况下, P60 的 I/O 控制位 (P6CR 的 Bit0) 必须设为“1”, 管脚的状态可以由 P6 端口读取
- 0: 禁止, P60 为双向 I/O 管脚, EXINT 通道被屏蔽

Bit<5>: INTEDG-P60 端口 (EXINT) 上下沿控制位

- 1: 上升沿触发
- 0: 下降沿触发

Bit<4>: ROC- 使能 R-option 功能 (P50、P51)

- 1: 使能
- 0: 禁止

当使用 R-option 功能时, 可在 P50 和 P51 引脚对地接 430K 电阻, 若接电阻则 P50 和 P51 被读成“0”, 若不接电阻则 P50 和 P51 被读成“1”。

Bit<3:0>: 未使用



3. 2. 12 IOPAGE~IOCF/IMR (中断使能控制寄存器)

0FH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
IMR	PWM2IE	PWM1IE	PWM0IE	LVDIE	P5ICIE	EXIE	P6ICIE	TCIE
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: PWM2IE-PWM2 周期溢出中断使能

Bit<6>: PWM1IE-PWM1 周期溢出中断使能

Bit<5>: PWM0IE-PWM0 周期溢出中断使能

Bit<4>: LVDIE-LVD 状态变化中断使能

Bit<3>: P5ICIE- P5 端口状态改变中断使能控制

Bit<2>: EXIE-外部中断使能控制

Bit<1>: P6ICIE-P6 端口状态改变中断使能控制

Bit<0>: TCIE-TCC 溢出中断使能控制

1: 使能

0: 禁止

3. 2. 13 IOPAGE~IOC10/PRDCHO (PWM0 周期占空高位寄存器)

10H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDCHO	PRD0<11>	PRD0<10>	PRD0<9>	PRD0<8>	PDC0<11>	PDC0<10>	PDC0<9>	PDC0<8>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: PRD0<11:8>-PWM0 周期寄存器高四位

Bit<3:0>: PDC0<11:8>-PWM0 占空比寄存器高四位

3. 2. 14 IOPAGE~IOC11/PRDLO (PWM0 周期低位寄存器)

11H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDLO	PRD0<7>	PRD0<6>	PRD0<5>	PRD0<4>	PRD0<3>	PRD0<2>	PRD0<1>	PRD0<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PRD0<7:0>-PWM0 周期寄存器低八位



3. 2. 15 IOPAGE~IOC12/PDCL0 (PWM0 占空比低位寄存器)

12H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCL0	PDC0<7>	PDC0<6>	PDC0<5>	PDC0<4>	PDC0<3>	PDC0<2>	PDC0<1>	PDC0<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PDC0<7:0>-PWM0 占空比寄存器低八位

3. 2. 16 IOPAGE~IOC13/PRDCH1 (PWM1 周期占空高位寄存器)

13H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDCH1	PRD1<11>	PRD1<10>	PRD1<9>	PRD1<8>	PDC1<11>	PDC1<10>	PDC1<9>	PDC1<8>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: PRD1<11:8>-PWM1 周期寄存器高四位

Bit<3:0>: PDC1<11:8>-PWM1 占空比寄存器高四位

3. 2. 17 IOPAGE~IOC14/PRDL1 (PWM1 周期低位寄存器)

14H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDL1	PRD1<7>	PRD1<6>	PRD1<5>	PRD1<4>	PRD1<3>	PRD1<2>	PRD1<1>	PRD1<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PRD1<7:0>-PWM1 周期寄存器低八位

3. 2. 18 IOPAGE~IOC15/PDCL1 (PWM1 占空比低位寄存器)

15H (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCL1	PDC1<7>	PDC1<6>	PDC1<5>	PDC1<4>	PDC1<3>	PDC1<2>	PDC1<1>	PDC1<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PDC1<7:0>-PWM1 占空比寄存器低八位



3. 2. 19 IOPAGE~IOC16/PRDCH2 (PWM2 周期占空高位寄存器)

16H(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDCH2	PRD2<11>	PRD2<10>	PRD2<9>	PRD2<8>	PDC2<11>	PDC2<10>	PDC2<9>	PDC2<8>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: PRD2<11:8>-PWM2 周期寄存器高四位

Bit<3:0>: PDC2<11:8>-PWM2 占空比寄存器高四位

3. 2. 20 IOPAGE~IOC17/PRDL2 (PWM2 周期低位寄存器)

17H(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDL2	PRD2<7>	PRD2<6>	PRD2<5>	PRD2<4>	PRD2<3>	PRD2<2>	PRD2<1>	PRD2<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PRD2<7:0>-PWM2 周期寄存器低八位

3. 2. 21 IOPAGE~IOC18/PDCL2 (PWM2 占空比低位寄存器)

18H(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCL2	PDC2<7>	PDC2<6>	PDC2<5>	PDC2<4>	PDC2<3>	PDC2<2>	PDC2<1>	PDC2<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PDC2<7:0>-PWM2 占空比寄存器低八位

3. 2. 22 IOPAGE~IOC19/PRDCH3 (PWM3 周期占空高位寄存器)

19H(IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDCH3	PRD3<11>	PRD3<10>	PRD3<9>	PRD3<8>	PDC3<11>	PDC3<10>	PDC3<9>	PDC3<8>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: PRD3<11:8>-PWM3 周期寄存器高四位

Bit<3:0>: PDC3<11:8>-PWM3 占空比寄存器高四位



3. 2. 23 IOPAGE~IOC1A/PRDL3 (PWM3 周期低位寄存器)

1AH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDL3	PRD3<7>	PRD3<6>	PRD3<5>	PRD3<4>	PRD3<3>	PRD3<2>	PRD3<1>	PRD3<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PRD3<7:0>-PWM3 周期寄存器低八位

3. 2. 24 IOPAGE~IOC1B/PDCL3 (PWM3 占空比低位寄存器)

1BH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCL3	PDC3<7>	PDC3<6>	PDC3<5>	PDC3<4>	PDC3<3>	PDC3<2>	PDC3<1>	PDC3<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PDC3<7:0>-PWM3 占空比寄存器低八位

3. 2. 25 IOPAGE~IOC1C/PRDCH4 (PWM4 周期占空高位寄存器)

1CH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDCH4	PRD4<11>	PRD4<10>	PRD4<9>	PRD4<8>	PDC4<11>	PDC4<10>	PDC4<9>	PDC4<8>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7:4>: PRD4<11:8>-PWM4 周期寄存器高四位

Bit<3:0>: PDC4<11:8>-PWM4 占空比寄存器高四位

3. 2. 26 IOPAGE~IOC1D/PRDL4 (PWM4 周期低位寄存器)

1DH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PRDL4	PRD4<7>	PRD4<6>	PRD4<5>	PRD4<4>	PRD4<3>	PRD4<2>	PRD4<1>	PRD4<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PRD4<7:0>-PWM4 周期寄存器低八位



3. 2. 27 IOPAGE~IOC1E/PDCL4 (PWM4 占空比低位寄存器)

1EH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PDCL4	PDC4<7>	PDC4<6>	PDC4<5>	PDC4<4>	PDC4<3>	PDC4<2>	PDC4<1>	PDC4<0>
读/写	R/W							
复位值	0	0	0	0	0	0	0	0

Bit<7:0>: PDC4<7:0>-PWM4 占空比寄存器低八位

3. 2. 28 IOPAGE~IOC1F/PWMSCR (PWM 映射寄存器)

1FH (IOC)	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
PWMSCR	IPWM4S	IPWM3S	IPWM2S<1>	IPWM2S<0>	IPWM1S<1>	IPWM1S<0>	IPWM0S<1>	IPWM0S<0>
读/写	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
复位值	0	0	0	0	0	0	0	0

Bit<7>: IPWM4S-IPWM4 映射寄存器

IPWM4S	映射端口
0	P56
1	P57

Bit<6>: IPWM3S-IPWM3 映射寄存器

IPWM3S	映射端口
0	P55
1	P54

Bit<5:4>: IPWM2S <5:4>-IPWM2 映射寄存器

IPWM2S<1>	IPWM2S<0>	映射端口
0	0	P63
0	1	P50
1	0	P53

Bit<3:2>: IPWM1S <3:2>-IPWM1 映射寄存器

IPWM1S<1>	IPWM1S<0>	映射端口
0	0	P64
0	1	P51
1	0	P70

Bit<1:0>: IPWM0S <1:0>-IPWM0 映射寄存器


IPWM0S<1>	IPWM0S<0>	映射端口
0	0	P65
0	1	P71
1	0	P52

3.3 中断

XC8P8507 具有 8 个中断源，无论是使用其中那一个中断，都必须使能总中断，即“EI”指令。中断向量为固定默认地址 008H。下面分别是每个中断的特性：

中断类型	中断源	使能条件	中断标志
外部	外部中断	EI + EXIE=1	EXIF
外部	P5 端口输入改变中断	EI + P5ICIE=1	P5ICIF
外部	P6 端口输入改变中断	EI + P6ICIE=1	P6ICIF
内部	TCC 溢出中断	EI + TCIE=1	TCIF
内部	PWM0 周期溢出中断	EI + PWM0IE=1	PWM0IF
内部	PWM1 周期溢出中断	EI + PWM1IE=1	PWM1IF
内部	PWM2 周期溢出中断	EI + PWM2IE=1	PWM2IF
内部	LVD 状态变化中断	EI + LVDIE=1	LVDIF


RPAGE 的 RF 为中断状态标志寄存器，它们记录了当某个中断产生中断请求后的中断标志位。IOCF 为中断设置寄存器，中断的允许与禁止在这两个寄存器中设置。总中断的允许是通过下“EI”指令，相反，总中断的禁止是通过下“DI”指令。当一个中断产生时，它的下一条指令的执行将从中断向量地址 008H 处执行。在离开中断服务程序之前相应的中断标志位必须清零，这样才能避免中断的误动作。



中断原理示意图

3.3.1 中断现场保护

在响应中断过程中，强烈建议在程序中使用中断保护，将 ACC、R3、R4 的内容保存起来，直到离开中断子程序时，将被保存的值再重新载入 ACC、R3、R4，如此是为了避免在执行中断子程序时，有指令将 ACC、R3、R4 的值改变，导致返回主程序时发生错误。如下图所示：



软件中断现场保护示意图



3.4 复位

3.4.1 复位功能概述

XC8P8507 系统提供 4 种复位方式：

- POR 上电复位
- RESET 脚输入低电平复位
- WDT 看门狗溢出复位
- LVR 低电压复位

以上任意一种复位发生时，所有的系统寄存器初始化到复位值，程序停止运行，同时程序计数器 PC 清零。复位结束后，系统从向量 0000H 处重新开始运行。

任何一种复位情况都需要一定的响应时间，系统复位机制能够保证 MCU 的可靠复位。不同类型的振荡器，完成复位所需要的时间也不同。因此，VDD 的上升速度和不同振荡器的起振时间都是不固定的。RC 振荡器的起振时间最短，晶体振荡器的起振时间则较长。在用户终端使用的过程中，应注意考虑应用场景对上电复位时间的要求。

3.4.2 WDT 看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下，由程序将看门狗定时器清零。若出错，系统处于未知状态，看门狗定时器溢出，此时系统复位。看门狗复位后，系统重启进入正常状态。

- 看门狗定时器状态：系统检测看门狗定时器是否溢出，若溢出，则系统复位；
- 系统初始化：所有的系统寄存器被置为初始化默认值；
- 振荡器开始工作：振荡器开始提供系统时钟；
- 执行程序：上电结束，程序开始运行；

看门狗定时器应用注意事项：

- ◆ 对看门狗清零之前，检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性；
- ◆ 不能在中断中对看门狗清零，否则无法侦测到主程序跑飞的状况；
- ◆ 程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

3.4.3 POR 上电复位

上电复位与 LVR 操作密切相关。系统上电的过程呈逐渐上升的曲线形式，需要一定时间才能达到正常电平值。


- 上电：系统检测到电源电压上升并等待其稳定；
- 外部复位（仅限于外部复位引脚使能状态）：系统检测外部复位引脚状态。如果不为高电平，系统保持复位状态直到外部复位引脚释放；
- 系统初始化：所有的系统寄存器被置为初始值；
- 振荡器开始工作：振荡器开始提供系统时钟；
- 执行程序：上电结束，程序开始运行；

上电复位时间由 OPTION 中的【复位时间】选择决定，如下表所示：

PWRT 与 WDT	复位建立时间
PWRT=WDT	4.5ms (跟随看门狗复位时间)
PWRT=WDT	18ms (跟随看门狗复位时间)
PWRT=WDT	72ms (跟随看门狗复位时间)
PWRT=WDT	288ms (跟随看门狗复位时间)
PWRT ≠ WDT	140us (独立固定复位时间)

3.4.4 LVR 低电压复位

掉电复位针对外部因素引起的系统电压跌落情形（例如，干扰或外部负载的变化），掉电可能会引起系统工作状态不正常或程序执行错误。



电压跌落可能会进入系统死区。系统死区意味着电源不能满足系统的最小工作电压要求。上图是一个典型的掉电复位示意图。图中，VDD 受到严重的干扰，电压值降的非常低。虚线



以上区域系统正常工作，在虚线以下的区域内，系统进入未知的工作状态，这个区域称作死区。当 VDD 跌至 V1 时，系统仍处于正常状态；当 VDD 跌至 V2 和 V3 时，系统进入死区，则容易导致出错。以下情况系统可能进入死区：

DC 运用中：


DC 运用中一般都采用电池供电，当电池电压过低或单片机驱动负载时，系统电压可能跌落并进入死区。这时，电源不会进一步下降到 LVR 检测电压，因此系统维持在死区。

AC 运用中：

系统采用 AC 供电时，DC 电压值受 AC 电源中的噪声影响。当外部负载过高，如驱动马达时，负载动作产生的干扰也影响到 DC 电源。VDD 若由于受到干扰而跌落至最低工作电压以下时，则系统将有可能进入不稳定工作状态。在 AC 运用中，系统上、下电时间都较长。其中，上电时序保护使得系统正常上电，但下电过程却和 DC 运用中情形类似，AC 电源关断后，VDD 电压在缓慢下降的过程中易进入死区。

3.4.5 工作频率与 LVR 低压检测关系

为了改善系统掉电复位的性能，首先必须明确系统具有的最低工作电压值。系统最低工作电压与系统执行速度有关，不同的执行速度下最低工作电压值也不同。



如上图所示，系统正常工作电压区域一般高于系统复位电压，同时复位电压由低电压检测（LVR）电平决定。当系统执行速度提高时，系统最低工作电压也相应提高，但由于系统复位电压是固定的，因此在系统最低工作电压与系统复位电压之间就会出现一个电压区域，系统不能正常工作，也不会复位，这个区域即为死区。



为避免出现死区电压，在选择工作频率的时候，要选择相应的 LVR 复位电压点。如下表：

IRC 频率	Clocks 分频	振荡器倍频	LVR 复位电压点
IRC-8MHz	2 Clocks	倍频	LVR=2.4V
IRC-8MHz	2 Clocks	不倍频	LVR=1.6V
IRC-1MHz	2 Clocks	倍频	LVR=1.2V
IRC-1MHz	2 Clocks	不倍频	LVR=1.2V

注：1、工作频率=指令周期频率=IRC 频率+ Clocks 分频；2、此工作频率和 LVR 复位电压点的对应值，只是推荐值，用户在使用过程中，根据用于的具体应用场合可以适当的调整复位电压点。



3.5 工作模式

XC8P8507 可以在 4 种工作模式下以不同的时钟频率工作，这些模式可以控制振荡器的工作、程序的执行以及模拟电路的功能损耗。

- 高速模式：系统时钟选择高速 IRC 时钟；
- 低速模式：系统时钟选择内部低速时钟；
- 空闲模式：系统时钟正常工作，其他部分进入睡眠（TCC 和 PWM 选择系统时钟可继续工作并可唤醒系统、RTC 溢出与端口状态变化均可唤醒系统）；
- 睡眠模式：所有功能暂停工作，系统进入睡眠（RTC 模式可工作），可端口状态变化唤醒、WDT 溢出唤醒、RTC 溢出唤醒、外部复位引脚输入唤醒；

功能模块	高速模式	低速模式	空闲模式	睡眠模式
IHRC	运行	STPHX 控制	STPHX 控制	停止
ILRC	运行	运行	运行	停止
CPU 指令	执行	执行	停止	停止
TCC	可工作	可工作	可工作	RTC 模式
PWM	可工作	可工作	可工作	停止
内部中断	全部有效	全部有效	TCC, PWM 有效	RTC 有效
外部中断	有效	有效	有效	有效
唤醒功能	-	-	P51C, P61C, TCC, PWM, RTC, WDT, 外部 RESET	P51C, P61C, RTC, WDT, 外部 RESET
看门狗定时器	WDT 选项控制	WDT 选项控制	WDT 选项控制	WDT 选项控制



3.5.1 高速模式

高速模式是系统高速时钟工作模式，系统时钟源由高速 RC 振荡器提供。程序被执行。上电复位或任意一种复位触发后，系统进入高速模式执行程序。当系统从睡眠模式被唤醒后进入高速模式。高速模式下，高速振荡器正常工作，功耗最大。

- ◆ 程序被执行，所有的功能都可控制；
- ◆ 系统速率为高速；
- ◆ 高速振荡器和内部低速振荡器都正常工作；
- ◆ 通过 CPU 模式控制寄存器，系统可以从高速模式切换到其它任何一种工作模式；
- ◆ 系统从睡眠模式唤醒后进入高速模式；
- ◆ 低速模式可以切换到高速模式；
- ◆ 从高速模式进入到空闲模式，唤醒后返回到高速模式；

3.5.2 低速模式

低速模式为系统低速时钟工作模式。系统时钟源由内部低速 RC 振荡器提供。低速模式由 CPU 模式控制寄存器的 CLKMD 位控制。当 CLKMD=0 时，系统为高速模式；当 CLKMD=1 时，系统进入低速模式。进入低速模式后，不能自动禁止高速振荡器，必须通过 SPTHX 位来禁止以减少功耗。

- ◆ 程序被执行，所有的功能都可控制；
- ◆ 系统速率为低速；
- ◆ 内部低速 RC 振荡器正常工作，高速振荡器由 SPTHX=1 控制。低速模式下，强烈建议停止高速振荡器；
- ◆ 通过 CPU 模式控制寄存器，低速模式可以切换进入其它的工作模式；
- ◆ 从低速模式进入到睡眠模式，唤醒后返回到低速模式；
- ◆ 高速模式可以切换到低速模式；
- ◆ 从低速模式进入到空闲模式，唤醒后返回到低速模式；



3.5.3 空闲模式

空闲模式是另外的一种理想状态。在睡眠模式下，所有的功能和硬件设备都被禁止，但在空闲模式下，系统时钟保持工作，空闲模式下的功耗大于睡眠模式下的功耗。空闲模式下，不执行程序，但具有唤醒功能的定时器和 PWM 仍正常工作，定时器和 PWM 的时钟源为仍在工作的系统时钟。空闲模式下，有 5 种方式可以将系统唤醒：1、P5 端口状态变化触发；2、P6 端口状态变化触发；3、TCC 定时器唤醒；4、5 路 PWM 任意一路均可唤醒；5、RTC 定时唤醒。用户可以给定时器或者 PWM 设定固定的周期，系统就在溢出时被唤醒。由 CPU 模式控制寄存器 IDLE 位决定是否进入空闲模式，当 IDLE=1，系统进入空闲模式。

- ◆ 程序停止执行，所有的功能被禁止；
- ◆ 具有唤醒功能的定时器正常工作；
- ◆ 作为系统时钟源的振荡器正常工作，其它的振荡器工作状态取决于系统工作模式的配置；
- ◆ 由高速模式进入到空闲模式，被唤醒后返回到高速模式；
- ◆ 由低速模式进入到空闲模式，被唤醒后返回到低速模式；
- ◆ 空闲模式下的唤醒方式为 P5、P6 端口状态变化触发唤醒、TCC 定时器溢出和 PWM 周期溢出、RTC 定时唤醒；
- ◆ 空闲模式下 TCC 和 PWM 功能仍然有效；

3.5.4 睡眠模式

睡眠模式是系统的理想状态，不执行程序（RTC 除外），振荡器也停止工作。整个芯片的功耗低于 1 μ A。睡眠模式可以由 P5、P6 端口状态变化触发唤醒、RTC 溢出唤醒、外部复位引脚输入、WDT 溢出。从高速模式或者低速模式进入睡眠模式，被唤醒后将返回到对应模式。由 CPU 模式控制寄存器的 IDLE 位控制是否进入睡眠模式，当 IDLE=0，系统进入睡眠模式。

- ◆ 程序停止执行，所有的功能被禁止；
- ◆ 所有的振荡器，包括外部高速振荡器、内部高速振荡器和内部低速振荡器都停止工作；
- ◆ 功耗低于 1 μ A；
- ◆ 由高速模式进入到睡眠模式，被唤醒后返回到高速模式；
- ◆ 由低速模式进入到睡眠模式，被唤醒后返回到低速模式；
- ◆ 睡眠模式的唤醒源为 P5、P6 端口状态变化触发、RTC 溢出唤醒、外部复位引脚输入、WDT 溢出；



3.6 系统时钟

XC8P8507 内部集成了 3 种振荡器，可以通过 OPTION 实现相应配置。具体参看下表：

振荡器类型	说明
IRC（内置 RC 振荡器）	可以通过 RCM 选择 910K/1M/8M
LXT（低速晶振）	32.768K~400K
HXT（高速晶振）	400K~16M

3.6.1 内部 RC 振荡器

XC8P8507 提供内部 RC 模式，频率默认值为 8MHz。

内部 RC 振荡模式包含 8MHz、1MHz、910KHz 三种频率值。通过设置 OPTION 的配置位，可选择 IRC 工作频率，下面是它们的对应关系：


Firc	IRC 频率
8 M	IRC 频率选为 8MHz
1 M	IRC 频率选为 1MHz
910K	IRC 频率选为 910KHz

XC8P8507 提供了多种分频选择，可以在 OPTION 中选择，适用于更多的场合。如下表：

Clocks	Clocks 分频
2clock	分频为 2clock
4clock	分频为 4clock
8clock	分频为 8clock
16clock	分频为 16clock
32clock	分频为 32clock

3.6.2 外部晶体/陶瓷振荡器

在大多数应用中,引脚 OSC0 和 OSC1 上可接晶体或陶瓷谐振器来产生振荡,电路图如下,不论是 HXT 还是 LXT 模式都适用,表中为 C1、C2 的推荐值。由于各个谐振器特性不同,用户应参照其规格选择 C1、C2 的合适值。



晶体振荡器应用电路

晶体振荡器或陶瓷振荡器的电容选择参考:

振荡器模式	频率模式	频率	C1 (pF)	C2 (pF)
陶瓷振荡器	HXT	455KHz	100-200	100-200
晶体振荡器	LXT	32.768KHz	5-40	5-40
	HXT	1 MHz	5-30	5-30
		4 MHz	5-30	5-30

注:以上数据仅供参考,一切以实物测试为准

3.6.3 时钟模块应用说明

- 内部振荡器是最常用的振荡模式,该模式可以省去外接的电路;
- 在使用外部时钟输入时,时钟信号要从 OSC1 输入,OSC0 可以悬空;
- 外界条件不同,各振荡模式的时钟频率可能会有轻微差别,使用时应根据需要合理选择;

3.7 I/O 端口

XC8P8507 有 3 组双向 I/O 端口，共 18 个输入，18 个输出，大部分 I/O 可以复用为其它功能。

18 个可编程上拉 I/O 引脚：P50~P57，P60~P67，P70~P71；

17 个可编程下拉 I/O 引脚：P50~P56，P60~P67，P70~P71；

16 个可编程驱动增强 I/O 引脚：P50~P57，P60~P67；（端口驱动增强等级需在烧录 option 中进行设置，P60、P61、P62、P66、P67 可配置四级驱动增强，其余 IO 可配置一级驱动增强）


8 个可编程弱驱动 I/O 引脚：P50~P57；

8 个可编程开漏输出 I/O 引脚：P60~P67；

16 个可编程端口状态变化唤醒 I/O 引脚：P50~P57，P60~P67；

3.7.1 GPIO 内部结构图

以下内部结构图仅供参考理解，并不代表实际电路。



I/O 控制寄存器/数据寄存器/上拉/下拉结构电路



3.7.2 端口驱动能力说明

XC8P8507 拥有 16 个一级拉灌电流增强 IO 口（P5, P6 口），5 个四级拉灌电流增强 IO 口（P60, P61, P62, P66, P67），8 个可软件使能弱驱动 IO 口（P5 口）。拉灌电流增强需通过软件使能 R75~R78 寄存器，同时配置 OPTION 选项中的【拉灌电流驱动增强】选项。P5 口弱驱动使能通过配置 R79~R7A 寄存器即可。

驱动类别	驱动能力 (VOH=4.0V, VOL=1.0V)	驱动端口
无驱动能力增强	大驱动 IO: IOH 48mA, IOL 50mA 其他 IO: IOH 13mA, IOL 28mA	P5/P6/P7
一级拉灌电流增强	大驱动 IO: IOH 85mA, IOL 90mA 其他 IO: IOH 25mA, IOL 40mA	P5/P6
二级拉灌电流增强	IOH 120mA, IOL 130mA	P60, P61, P62, P66, P67
三级拉灌电流增强	IOH 150mA, IOL 160mA	P60, P61, P62, P66, P67
四级拉灌电流增强	IOH 180mA, IOL 200mA	P60, P61, P62, P66, P67
弱驱动使能	IOH 4mA, IOL 9mA	P5

注：驱动能力仅供参考，具体值以实测为主。

大驱动 IO 为 P60, P61, P62, P66, P67；IOH 为拉电流驱动能力，IOL 为灌电流驱动能力。

3.7.3 端口状态变化唤醒

XC8P8507 包含 16 个可编程端口状态变化唤醒 I/O: P50~P57, P60~P67。芯片执行“SLEEP”指令可以进入到睡眠模式。此时，系统时钟停止，所有模块停止工作，WDT（若使能）清 0，但继续运行。端口状态变化唤醒可以通过程序选择继续原有的进程（SLEEP 前执行 DI）或执行相应的跳转（SLEEP 前执行 EI），并打开相应的使能控制位，跳转到中断子程序。

端口状态改变查询方式唤醒设置

- 1、PORT5/6 端口唤醒口设为输入；
- 2、可以根据需要选择唤醒口的内部上拉或下拉；
- 3、使能 PORT5/6 端口状态改变中断；
- 4、使能端口状态改变独立中断及唤醒控制；
- 5、执行 DI 指令，不进入中断地址口；
- 6、执行“SLEEP”指令，进入睡眠 SLEEP 模式；
- 7、唤醒后，执行 SLEEP 的下一条指令；



端口状态改变中断方式唤醒设置

- 1、PORT5/6 端口唤醒口设为输入；
- 2、可以根据需要选择唤醒口的内部上下拉；
- 3、使能端口状态改变独立中断及唤醒控制；
- 4、使能 PORT5/6 端口状态改变中断；
- 5、执行“EI”指令，等待进入中断地址口；
- 6、下指令“SLEEP”，进入睡眠 SLEEP 模式；
- 7、唤醒后会进入中断地址口，退出中断后，执行 SLEEP 下一条指令；


3.8 TCC 定时计数器

XC8P8507提供一个 8 位计数器作为TCC和WDT 的预分频器。预分频器在同一时间内仅供TCC或仅供WDT使用，且由CONT 寄存器里的PAB 位来决定预分频器的分配。PSR0 ~PSR2三位决定预分频比。在TCC 模式下每次TCC 被写入一个值，预分频寄存器就被清零。当预分频器分配到WDT模式，当执行“CWDT”或“SLEEP”指令时，WDT 和预分频寄存器的值被清零。如果预分频器先分配给TCC 然后分配给WDT，预分频计数器的内容将自动清除，反之亦然。

TCC (R1)是一个 8Bit 上行计数器，只要有时钟就工作。时钟源既可以是内部系统时钟（上升沿触发），也可以选择外部时钟（由 TCC 引脚输入，触发沿可选），如果没有分频控制，每个时钟（ F_m/F_s ）周期（选择内部时钟）或每个外部时钟周期（外部时钟），计数器实现加 1。系统提供一个 8Bit 计数器作为 TCC 的预分频器。可以通过 CONT 寄存器设置 TCC 预分频、触发沿、时钟等。

TCC 计数溢出可以形成中断信号。

在 IDLE 模式下，TCC 中断可以唤醒电路，唤醒后可以选择进中断或者继续执行原程序，方法参考端口状态变化唤醒。



TCC/WDT 结构框图



3.8.1 TCC 定时设置说明

- 给 TCC 寄存器赋初始值；
- 设置 CONT 寄存器的值（选择作为计时器或计数器及预分频比）；
- 作为计数器使用，需要在 CONT 寄存器选择 TCC 外部信号为正沿或负沿加 1；
- 若需要执行中断功能，须设置 IOCF 寄存器中的 TCIE (Bit0) 为 1，并执行 EI 指令；
- 中断程序部分将手动保存 ACC、STATUS 及 R4 于堆栈器中，执行 RETI 指令后，再自堆栈中取出，退出中断前要清楚 TCC 中断标志位；

3.8.2 TCC 定时计算说明

TCC 定时功能通过写值到 TCC 寄存器，给定时器赋初始值，定时器从初始值位置开始累加，直至定时器溢出产生中断。

TCC 定时时间计算公式（选择内部指令周期时钟）：

$$\text{TCC 定时时间} = (\text{系统时钟分频}/F_{\text{osc}}) \times (\text{TCC 分频}) \times (256 - \text{TCC 初始值})$$

示例：

系统时钟分频=2clock, $F_{\text{osc}}=8$ MHz, TCC 分频选择=4 分频, TCC 初始值=156;

$$\text{TCC 定时时间} = (2/8) \times (4) \times (256 - 156) = 100 \text{ us}$$

TCC 定时时间计算公式（选择外部输入时钟）：

$$\text{TCC 定时时间} = (\text{外部输入时钟}) \times (\text{TCC 分频}) \times (256 - \text{TCC 初始值})$$

示例：

外部输入时钟=1 MHz, TCC 分频选择=4 分频, TCC 初始值=156;

$$\text{TCC 定时时间} = (1) \times (4) \times (256 - 156) = 400 \text{ us}$$

3.9 PWM 脉宽调制

XC8P8507 PWM 提供 5 路带独立预分频器的 12 bit 计数器，用来产生脉宽调制信号，PWM 输出波形由周期及占空比决定，传输速率为周期倒数。


PWM0, PWM1, PWM2 带有周期溢出中断，可在中断使能控制寄存器 (IMR) 配置，使能后可跳转到中断。

PWM0, PWM1, PWM2, PWM3, PWM4 与映射端口配合可以实现互补输出功能，可在 PWM 映射寄存器 (PWMSCR) 配置对应 IPWM 映射输出端口。其中，PWM0, PWM1, PWM2, PWM3 带有死区控制功能，通过 PWM 死区控制寄存器 (DEADCR)、PWM 死区定时寄存器 (DEADTR) 配置死区使能、死区定时时间。


PWM0, PWM1, PWM2, PWM3, PWM4 均带有唤醒功能，在 IDLE (空闲模式) 下，PWM 在 CPU 模式控制寄存器 (CPUCON) 中选择 PWMCKS=1 并且使能 PWMWE，可在周期溢出后唤醒系统。

3.9.1 PWM 内部结构与时序

以下内部结构图仅供参考理解，并不代表实际电路 (TxIE/TxIF 包括: T0, T1, T2, T3, T4)。



PWM 工作结构电路



PWM 死区工作电路

3.9.2 PWM 周期与占空比

PWM 提供一个带 12bit 可编程预分频的时钟计数器,作为 PWM 模块的波特率时钟发生器。可通过使能 PWM 控制寄存器中的 TxEN,使能 Tx 计数器功能,通过 TxPTEN 及 TxPSR<2:0>控制位,可进行 Tx 计数器的预分频设置 (Tx 包括: T0, T1, T2, T3, T4)。

PWM 周期通过写值到 PWM 周期寄存器 (PRD),当 Tx 计数器的值与 PRD 值相等,在下一个递增周期发生如下事件:

- Tx 计数器清零;
- 对应 PWM 输出引脚置高电平;
- 产生 PWM 周期溢出中断 (若使能);
- PWM 占空比由 PRDCHx 和 PDCLx 锁存到 PDC/Tx 比较寄存器;



PWM 周期计算公式：

$$\text{PWM 周期} = (\text{PRD}) \times \left(\frac{1}{F_{\text{OSC}}}\right) \times (\text{Tx 分频})$$

示例：

PRD=100, $F_{\text{osc}}=8$ MHz, Tx 分频选择=2 分频；

$$\text{PWM 周期} = (100) \times \left(\frac{1}{8}\right) \times (2) = 25 \text{ us}$$

PWM 占空比通过写值到 PWM 占空比寄存器 (PRDCHx 和 PDCLx)，当 Tx 计数器的值溢出清零时，PRDCHx 和 PDCLx 的值被锁存到 PDC/Tx 比较寄存器。当 PDC/Tx 比较寄存器的值与 Tx 计数器的值相等时，PWM 输出引脚置为低电平。PRDCHx 和 PDCLx 的值可以在任何时候被写入，但 PDC/Tx 比较寄存器的值只有在周期溢出时写入：

PWM 占空比计算公式：

$$\text{PWM 占空比} = (\text{PDC}) \times \left(\frac{1}{F_{\text{OSC}}}\right) \times (\text{Tx 分频})$$

示例：

PDC=50, $F_{\text{osc}}=8$ MHz, Tx 分频选择=2 分频；

$$\text{PWM 占空比} = (50) \times \left(\frac{1}{8}\right) \times (2) = 12.5 \text{ us}$$


3.9.3 PWM 死区控制设置说明

XC8P8507 PWM 带有死区控制、互补输出功能，通过配置 R7B-DEADCR、R7C - DEADCR、IO01F-PWMSCR 寄存器自由设定死区时间及互补输出端口。

PWM0、PWM1、PWM2、PWM3 具有死区控制功能，通过配置死区控制寄存器 R7B 的 bit<7:4> 位使能对应 PWM 的死区控制。配置死区控制寄存器 R7B 的 bit<2:0>，可以选择 PWM 的死区时钟分频选项。配置 R7B 的 bit<3>，可以选择死区时钟输入源为 F_{osc} 或 F_{cpu} 。配置 PWM 死区定时寄存器的 R7C bit<7:0>可以设定死区时间。配置 IO01F-PWMSCR 寄存器可以选择 IPWM 对应的映射输出端口，IPWM4 端口仅为 PWM4 的反相输出，不具有死区控制功能。

IPWM 端口与 PWM 端口配合死区时间，做为死区互补输出。

芯片死区互补输出具体如下：当 IPWMx 和 PWMx 的高电平到来时，死区计数器开始计数，直到计数值等于死区定时寄存器 (R7C - DEADTR) 的设定值，执行 IPWMx 和 PWMx 的高电平变化到 IO 端口，即实现了 IPWMx 和 PWMx 的死区互补输出。



死区互补时序说明

3.9.4 PWM 脉宽调制设置说明

- 设置 PWMxCR 寄存器，选择相应的定时器为 PWM 模式、定时器的分频比、定时器中断类型（若使能 PWM 中断）、定时器的时钟源等；
- 写 PRDCHx 和 PRDLx 寄存器的值，确定该 PWM 通道的周期；
- 写 PRDCHx 和 PDCLx 寄存器的值，确定该 PWM 通道的占空比；
- 使能相应定时器；
- 使能或禁止 PWM 对应的定时器中断，并下“EI”或“DI”指令（如果需要）；



3.10 LVD 低电压检测

XC8P8507 具有低电压检测 (LVD) 功能, 总共可编程选择 28 个电压值, 检测电压从 2V 到 4.7V, 可选检测 P57 口电压或者内部 VDD 电压。当 CPU 的工作电压下降到设定值时, RPAGE-R8 寄存器的 Bit6 位被置 1; 而当 CPU 的工作电压由低于设定值上升到高于设定值后, RPAGE-R8 寄存器的 Bit6 位被置 0。

LVD 电压检测点:

LVDSSEL<4>	LVDSSEL<3>	LVDSSEL<2>	LVDSSEL<1>	LVDSSEL<0>	电压点
0	0	0	0	0	2.0V
0	0	0	0	1	2.1V
0	0	0	1	0	2.2V
0	0	0	1	1	2.3V
0	0	1	0	0	2.4V
0	0	1	0	1	2.5V
0	0	1	1	0	2.6V
0	0	1	1	1	2.7V
0	1	0	0	0	2.8V
0	1	0	0	1	2.9V
0	1	0	1	0	3.0V
0	1	0	1	1	3.1V
0	1	1	0	0	3.2V
0	1	1	0	1	3.3V
0	1	1	1	0	3.4V
0	1	1	1	1	3.5V
1	0	0	0	0	3.6V
1	0	0	0	1	3.7V
1	0	0	1	0	3.8V
1	0	0	1	1	3.9V
1	0	1	0	0	4.0V
1	0	1	0	1	4.1V
1	0	1	1	0	4.2V
1	0	1	1	1	4.3V
1	1	0	0	0	4.4V
1	1	0	0	1	4.5V
1	1	0	1	0	4.6V
1	1	0	1	1	4.7V



3. 10. 1 LVD 电压检测设置说明

- 设定 LVD 的电压值 (RPAGE R8 寄存器的 LVDSEL<4:0>) ;
- 使能 LVD 功能 (RPAGE R8 寄存器 LVDEN 位) ;
- 用 MOV 指令读取 RPAGE R8 寄存器的值, 并赋值到通用寄存器;
- 判断通用寄存器中 RPAGE R8 寄存器的 VDET 位, 执行相应的动作;



3.11 重要说明

1. P5/P6 口睡眠前不再需要 MOV P5, P5/MOV P6, P6 操作可直接唤醒；
2. 所有唤醒不再需要设置 WDT 硬件使能和软件使能，唤醒后不再需要关闭软件使能，也不再需要设置分频器给 WDT；

◆ TCC RTC 唤醒

- 配置选择使能 RTC 功能；
- CONT 寄存器的 RTCS=1，TCC 时钟自动选择 LXT；
- CPUCON 寄存器的 TCCWE=1（不需要中断的时候不需要设置 TCIE=1）；

◆ TCC 正常下唤醒 IDLE

- CPUCON 寄存器的 IDLE=1, TCCWE=1, TCCCKS=1(不需要中断的时候不需要设置 TCIE=1)；
- 执行 SLEEP 指令；

◆ TCC 低速模式下唤醒 IDLE

- CPUCON 寄存器的 IDLE=1, TCCWE=1, TCCCKS=1, CLKMD=1, STPHX=1（不需要中断的时候不需要设置 TCIE=1）；
- 执行 SLEEP 指令；

◆ Tx 正常下唤醒 IDLE

- PWMxCR 寄存器 TxEN=1，PWMxCKS=1；
- 设置周期寄存器；
- CPUCON 寄存器的 IDLE=1, PWMWE=1（不需要中断的时候不需要设置 PWMxIE=1）；
- 执行 SLEEP 指令；

◆ Tx 低速模式下唤醒 IDLE

- PWMxCR 寄存器 TxEN=1, PWMxCKS=1；
- 设置周期寄存器；
- CPUCON 寄存器的 IDLE=1，PWMWE=1, CLKMD=1, STPHX=1（不需要中断的时候不需要设置 PWMxIE=1）；
- 执行 SLEEP 指令；



4. OPTION 配置表

CODE OPTION	选项	功能描述
看门狗	使能	看门狗 WDT 使能
	禁止	看门狗 WDT 禁止
Clocks 分频	2 Clocks	指令周期选择 2 Clocks
	4 Clocks	指令周期选择 4 Clocks
	8 Clocks	指令周期选择 8 Clocks
	16 Clocks	指令周期选择 16 Clocks
	32 Clocks	指令周期选择 32 Clocks
振荡模式	IRC 模式	选择内部 RC 振荡方式
	HXT 模式	选择高速晶振振荡方式
	LXT 模式	选择低速晶振振荡方式
IRC 频率	8M	IRC 频率选择 8M
	1M	IRC 频率选择 1M
	910KHz	IRC 频率选择 910KHz
低压复位	禁止	禁止低压复位
	LVR=1.2V	低压复位点选择 1.2V
	LVR=1.6V	低压复位点选择 1.6V
	LVR=1.8V	低压复位点选择 1.8V
	LVR=2.4V	低压复位点选择 2.4V
	LVR=2.7V	低压复位点选择 2.7V
	LVR=3.3V	低压复位点选择 3.3V
	LVR=3.6V	低压复位点选择 3.6V
	LVR=4.3V	低压复位点选择 4.3V
代码加密	使能	烧录模式数据加密
	禁止	烧录模式数据不加密
P57 上拉	使能	使能 P57 端口上拉
	禁止	禁止 P57 端口上拉
P57 端口	GPIO	P57 作为通用 I/O 口
	GPI	P57 作为输入口
	RST	P57 作为外部复位端口



复位时间	PWRT=WDT=4.5ms	复位建立时间=WDT 溢出时间（不分频）= 4.5ms
	PWRT=WDT=18ms	复位建立时间=WDT 溢出时间（不分频）= 18ms
	PWRT=WDT=72ms	复位建立时间=WDT 溢出时间（不分频）= 72ms
	PWRT=WDT=288ms	复位建立时间=WDT 溢出时间（不分频）= 288ms
	PWRT=140us, WDT=4.5ms	复位建立时间=140us, WDT 溢出时间（不分频）=4.5ms
	PWRT=140us, WDT=18ms	复位建立时间=140us, WDT 溢出时间（不分频）=18ms
	PWRT=140us, WDT=72ms	复位建立时间=140us, WDT 溢出时间（不分频）=72ms
	PWRT=140us, WDT=288ms	复位建立时间=140us, WDT 溢出时间（不分频）=288ms
查表范围	1/4K	可以在程序空间前 1/4K 查表
	2K	可以在程序空间 2K 内查表
拉灌电流驱动增强	P5/P6 一级驱动增强	P5/P6 全部端口使能一级驱动增强（需软件使能增强功能）
	P6<7:6><2:0>二级驱动增强	P6<7:6><2:0>端口使能二级驱动增强（需软件使能增强功能）
	P6<7:6><2:0>三级驱动增强	P6<7:6><2:0>端口使能三级驱动增强（需软件使能增强功能）
	P6<7:6><2:0>四级驱动增强	P6<7:6><2:0>端口使能四级驱动增强（需软件使能增强功能）
P5/P6 端口唤醒	独立控制	P5/P6 端口独立控制唤醒（需设置 0x0C/0x0D 寄存器）
	非独立控制	P5/P6 端口非独立控制唤醒
RTC(选择 IRC 时有效)	禁止	双时钟功能禁止
	使能	双时钟功能使能
P5, P6, P7 上下拉控制	屏蔽	屏蔽 P5<7:0>/P7 上拉, P5<6:3>/P6<7:4>/P7 下拉
	使能	使能 P5<7:0>/P7 上拉, P5<6:3>/P6<7:4>/P7 下拉, 软件可控
封装脚位	14/16/18/20PIN	选择封装脚位为 14/16/18/20 脚
	8PIN	选择封装脚位为 8 脚
IRC 振荡器电压源选择	IRC 振荡器选择 LDO 电压	IRC 振荡器电源选择 LDO 电压
	IRC 振荡器选择 VDD 电压	IRC 振荡器电源选择 VDD 电压
系统时钟倍频选项	使能	使能系统时钟倍频功能
	禁止	禁止系统时钟倍频功能
晶振脚内置电容选择	内置电容关闭	晶振脚内置电容关闭
	内置电容 7pf	晶振脚内置电容 7pf
	内置电容 9pf	晶振脚内置电容 9pf
	内置电容 12.5pf	晶振脚内置电容 12.5pf
休眠唤醒设置	兼容原 156 系列	兼容原 156 系列唤醒
	休眠时允许多种唤醒源同时唤醒	可判断唤醒源类别



5. 指令集

指令	指令动作	标志位影响
ADD A, R	$A+R \rightarrow A$	Z, C, DC
ADD R, A	$A+R \rightarrow R$	Z, C, DC
AND A, R	$A \& R \rightarrow A$	Z
AND R, A	$A \& R \rightarrow R$	Z
CLRA	$0 \rightarrow A$	Z
CLR R	$0 \rightarrow R$	Z
INVA R	$\neg R \rightarrow A$	Z
INV R	$\neg R \rightarrow R$	Z
DA	A 寄存器调整为 BCD 值	C
DECA R	$R-1 \rightarrow A$	Z
DEC R	$R-1 \rightarrow R$	Z
DJA R	$R-1 \rightarrow A$, skip if zero	-
DJ R	$R-1 \rightarrow R$, skip if zero	-
INCA R	$R+1 \rightarrow A$	Z
INC R	$R+1 \rightarrow R$	Z
IJA R	$R+1 \rightarrow A$, skip if zero	-
IJ R	$R+1 \rightarrow R$, skip if zero	-
MOV R, A	$A \rightarrow R$	-
MOV A, R	$R \rightarrow A$	Z
MOV R, R	$R \rightarrow R$	Z
OR A, R	$A \vee R \rightarrow A$	Z
OR R, A	$A \vee R \rightarrow R$	Z
SUB A, R	$R-A \rightarrow A$	Z, C, DC
SUB R, A	$R-A \rightarrow R$	Z, C, DC
XOR A, R	$A \oplus R \rightarrow A$	Z
XOR R, A	$A \oplus R \rightarrow R$	Z
IR R	$IOCR \rightarrow A$	-
IW R	$A \rightarrow IOCR$	-
CTR	$CONT \rightarrow A$	-
CTW	$A \rightarrow CONT$	-
BTC R, b	$0 \rightarrow R(b)$	-



BTS R, b	$1 \rightarrow R(b)$	-
JBTC R, b	if $R(b)=0$, skip	-
JBTS R, b	if $R(b)=1$, skip	-
LCR R	$R(n) \rightarrow R(n+1), R(7) \rightarrow C, C \rightarrow R(0)$	C
LCA R	$R(n) \rightarrow A(n+1), R(7) \rightarrow C, C \rightarrow A(0)$	C
RCR R	$R(n) \rightarrow R(n-1), R(0) \rightarrow C, C \rightarrow R(7)$	C
RCA R	$R(n) \rightarrow A(n-1), R(0) \rightarrow C, C \rightarrow A(7)$	C
SWAP R	$R(0-3) \leftrightarrow R(4-7)$	-
SWAPA R	$R(0-3) \rightarrow A(4-7), R(4-7) \rightarrow A(0-3)$	-
ADD A, k	$A+k \rightarrow A$	Z, C, DC
AND A, k	$A \& k \rightarrow A$	Z
MOV A, k	$k \rightarrow A$	-
OR A, k	$A \vee k \rightarrow A$	Z
SUB A, k	$k-A \rightarrow A$	Z, C, DC
XOR A, k	$A \oplus k \rightarrow A$	Z
CALL k	$PC+1 \rightarrow [SP], (Page, k) \rightarrow PC$	-
DI	禁止中断	-
EI	使能中断	-
JMP k	$K (Page, k) \rightarrow PC$	-
NOP	空指令	-
RET	[堆栈顶端] $\rightarrow PC$	-
RETI	[堆栈顶端] $\rightarrow PC$, 使能中断	-
RETL k	$k \rightarrow A$, [堆栈顶端] $\rightarrow PC$	-
SLEEP	$0 \rightarrow WDT$, 振荡器停止振荡 (睡眠模式)	T, P
CWDT	$0 \rightarrow WDT$	T, P



6. 电气特性

6.1 极限参数

工作温度.....	-40°C~85°C
存储温度.....	-65°C~150°C
输入电压.....	V _{SS} -0.3V~V _{DD} +0.5V
输出电压.....	V _{SS} -0.3V~V _{DD} +0.5V
工作电压.....	1.8V~5.5V

6.2 直流电气特性

(V_{DD}=5V, 工作温度=25°C, 除非另有情况说明)

符号	参数说明	条件	最小	典型	最大	单位
IRC1	IRC1 (校正后)	OPTION 选择 8MHz	-	8	-	MHz
IRC2	IRC2 (校正后)	OPTION 选择 1MHz	-	1	-	MHz
I _{OH1}	输出高电平驱动 (普通 I _O)	I _{oh} =4.0V	10	12	14	mA
I _{OH2}	输出高电平驱动 (P60P61P62P66P67)	I _{oh} =4.0V	45	48	50	mA
I _{OH3}	输出高电平驱动增强 (四级增强)	I _{oh} =4.0V	180	190	200	mA
I _{OH4}	输出高电平弱驱动 (P5 口除 P57)	I _{oh} =4.0V	3	3.5	4	mA
I _{OH5}	输出高电平弱驱动 (P57)	I _{oh} =4.0V	1.5	2	2.5	mA
I _{OL1}	输出低电平驱动 (普通 I _O)	I _{ol} =1.0V	20	25	30	mA
I _{OL2}	输出低电平驱动 (P60P61P62P66P67)	I _{ol} =1.0V	50	52	55	mA
I _{OL3}	输出低电平驱动增强 (四级增强)	I _{ol} =1.0V	180	200	220	mA
I _{OL4}	输出低电平弱驱动 (P5 口除 P57)	I _{ol} =1.0V	8	8.5	9	mA
I _{OL5}	输出低电平弱驱动 (P57)	I _{ol} =1.0V	6	6.5	7	mA
I _{PH1}	上拉电流 (除 P57 外)	上拉使能, 输入接地	80	100	130	μA
I _{PH2}	上拉电流 (P57)	上拉使能, 输入接地	80	120	130	μA
I _{PD}	下拉电流 (除 P57 外)	下拉使能, 输入接 VDD	45	55	80	μA
I _{sb1}	关机电流 1	输入接 VDD, 输出悬空, WDT、LVD 禁用	-	-	1	μA
I _{sb2}	关机电流 2	输入接 VDD, 输出悬空, WDT 使能, LVD 禁用	-	-	12	μA
I _{sb3}	关机电流 3	RTC 模式, 内部电容 12.5pf	-	-	15	μA
I _{op2}	工作电流 1 (VDD=5V)	IRC=8MHz 2clock	-	1.2	1.5	mA
I _{op2}	工作电流 2 (VDD=5V)	IRC=1MHz 2clock	-	0.2	0.3	mA
LVR	低电压复位电压	选择 LVR 复位点	V _{lvr} -0.2	V _{lvr}	V _{lvr} +0.2	V
LVD	低电压检测	选择 LVD 电压检测点	V _{lvd} -0.02	V _{lvd}	V _{lvd} +0.02	V




6.3 特性曲线图

本章所列的曲线图仅作设计参考,其中给出的部分数据可能超出了芯片指定的工作范围,为保证芯片的正常工作,请严格参照电气特性说明。


6.3.1 内部低速 RC 振荡器-压频特性曲线

工作温度在 25°C 条件下: (单位 Khz)



6.3.2 内部低速 RC 振荡器-温频特性曲线


工作电压在 5V 条件下: (单位 Khz)






6.3.3 内部 1Mhz RC 振荡器-压频特性曲线

工作温度在 25°C 条件下：（单位 Mhz）



6.3.4 内部 1Mhz RC 振荡器-温频特性曲线


工作电压在 5V 条件下：（单位 Mhz）






6.3.5 内部 8Mhz RC 振荡器-压频特性曲线

工作温度在 25°C 条件下：（单位 Mhz）



6.3.6 内部 8Mhz RC 振荡器-温频特性曲线

工作电压在 5V 条件下：（单位 Mhz）








7. 封装尺寸

7.1 16PIN 封装尺寸

(单位: mm)



DIP16 封装尺寸



SOP16 封装尺寸