



矽杰微电子  
XIJIE MICROELECTRONICS

# XC8F9262 用户手册

8 位 Flash 微控制器

Ver 1.1

## 免责声明

无锡矽杰微电子有限公司(简称:无锡矽杰微)保留关于该规格书中产品的可靠性、功能和设计方面的改进作进一步说明的权利。由于使用本用户手册中的信息或内容而导致的直接,间接,特别附带结果的损害,无锡矽杰微没有义务负责。本用户手册中提到的其应用仅仅是用来做说明,本公司不保证这些应用没有更深入的测试就能适用。本规格书中提到的软件(如果有),都是依据授权或保密合约所合法提供的,并且只能在这些合约的许可条件下使用或者复制。无锡矽杰微的产品不是专门设计来应用于生命维持的用具,装置或者系统。无锡矽杰微的产品不支持而且禁止在这些方面的应用。本用户手册内容如有变动恕不另作通知,具体更新信息,请参考公司官方网站 [www.xjmcu.com](http://www.xjmcu.com)。



## 修改记录说明

| 版本号  | 修改说明              | 备注 |
|------|-------------------|----|
| V1.0 | 发布初稿              |    |
| V1.1 | P1 寄存器初值；补充多个外设描述 |    |
|      |                   |    |
|      |                   |    |
|      |                   |    |
|      |                   |    |



## 目 录

|  |    |
|--|----|
| 1. 芯片简介 .....  | 9  |
| 1.1 功能特性 .....                                       | 9  |
| 1.2 引脚分配 .....                                       | 10 |
| 1.3 引脚描述 .....                                       | 13 |
| 1.4 系统框图 .....                                       | 15 |
| 2. 2. 存储器结构 .....                                    | 16 |
| 2.1 程序存储区 .....                                      | 16 |
| 2.2 数据存储区结构 .....                                    | 17 |
| 2.3 SFR .....  | 18 |
| 2.4 XDATA .....                                      | 18 |
| 3. 功能描述 .....  | 19 |
| 3.1 SFR 空间寄存器 .....                                  | 19 |
| 3.1.1 SFR~0x81/SP (堆栈指针) .....                       | 19 |
| 3.1.2 SFR~0x82/DPLO (DPTR0 寄存器的低 8bit) .....         | 19 |
| 3.1.3 SFR~0x83/DPHO (DPTR0 寄存器的高 8bit) .....         | 19 |
| 3.1.4 SFR~0x81/DPL1 (DPTR1 寄存器的低 8bit) .....         | 19 |
| 3.1.5 SFR~0x85/DPH1 (DPTR1 寄存器的高 8bit) .....         | 20 |
| 3.1.6 SFR~0x86/DPS (DPTR0/DPTR1 选择寄存器) .....         | 20 |
| 3.1.7 SFR~0x88/SLPTIM_CR (睡眠计数器控制寄存器) .....          | 20 |
| 3.1.8 SFR~0x89/SLPTIM_SR (睡眠计数状态) .....              | 21 |
| 3.1.9 SFR~0x8A/WDT_CLR (看门狗清除寄存器) .....              | 21 |
| 3.1.10 SFR~0x8B/SLPTIM_WDT (看门狗计数器状态) .....          | 22 |
| 3.1.11 SFR~0x8C/SLPTIM_CNTRL (看门狗计数器计数值低 8 位) .....  | 22 |
| 3.1.12 SFR~0x8D/SLPTIM_CNTH (看门狗计数器计数值高 8 位) .....   | 22 |
| 3.1.13 SFR~0x8E/SLPTIM_PRDL (睡眠计数器计数值低 8 位) .....    | 22 |
| 3.1.14 SFR~0x8F/SLPTIM_PRDRH (睡眠计数器预分频寄存器) .....     | 23 |
| 3.1.15 SFR~0x91/SCR_CFG (系统配置寄存器) .....              | 23 |
| 3.1.16 SFR~0x92/SCR_SLEEP (休眠寄存器) .....              | 24 |
| 3.1.17 SFR~0x94/CLK_CR (系统时钟控制寄存器) .....             | 24 |
| 3.1.18 SFR~0x95/PCLK_CR (外设时钟控制寄存器) .....            | 25 |
| 3.1.19 SFR~0x96/PCLK_DIV12 (SCK1、SCK2 时钟控制寄存器) ..... | 26 |
| 3.1.20 SFR~0x97/PCLK_DIV3 (SCK3 时钟控制寄存器) .....       | 26 |
| 3.1.21 SFR~0x98/P0_DR (端口 0 数字寄存器) .....             | 27 |
| 3.1.22 SFR~0x99/P0_DM0 (端口 0 模式 0 位) .....           | 27 |
| 3.1.23 SFR~0x9A/P0_DM1 (端口 1 模式 1 位) .....           | 27 |
| 3.1.24 SFR~0x9C/UART0_DR (UART 数据寄存器) .....          | 27 |
| 3.1.25 SFR~0x9D/UART0_CR (UART 控制寄存器) .....          | 28 |
| 3.1.26 SFR~0x9E/UART0_SR (UART 状态寄存器) .....          | 29 |
| 3.1.27 SFR~0x9F/UART0_CFG (UART 配置寄存器) .....         | 29 |
| 3.1.28 SFR~0xA0/P2 (P2 读写寄存器) .....                  | 30 |
| 3.1.29 SFR~0xA1/I2C_ADDR (I2C 从机地址寄存器) .....         | 30 |
| 3.1.30 SFR~0xA2/I2C_CR (I2C 控制寄存器) .....             | 30 |
| 3.1.31 SFR~0xA3/I2C_STAT (I2C 状态寄存器) .....           | 31 |



|   |    |
|---|----|
| 3.1.32 SFR~0xA4/I2C_DR (I2C 数据寄存器) .....          | 32 |
| 3.1.33 SFR~0xA5/I2C_MCR (I2C 主机控制寄存器) .....       | 32 |
| 3.1.34 SFR~0xA8/IE (系统中断使能寄存器) .....              | 33 |
| 3.1.35 SFR~0xAA/INT_MSK0 (中断屏蔽寄存器 0) .....        | 33 |
| 3.1.36 SFR~0xAB/INT_MSK1 (中断屏蔽寄存器 1) .....        | 34 |
| 3.1.37 SFR~0xAC/INT_MSK2 (中断屏蔽寄存器 2) .....        | 34 |
| 3.1.38 SFR~0xAD/INT_PRI0 (中断优先级配置寄存器 0) .....     | 35 |
| 3.1.39 SFR~0xAE/INT_PRI1 (中断优先级配置寄存器 1) .....     | 36 |
| 3.1.40 SFR~0xAF/INT_PRI2 (中断优先级配置寄存器 2) .....     | 36 |
| 3.1.41 SFR~0xB0/P1_DR (端口 1 数据寄存器) .....          | 37 |
| 3.1.42 SFR~0xB1/P1_DM0 (端口 1 模式 0 位) .....        | 37 |
| 3.1.43 SFR~0xB2/P1_DM1 (端口 1 模式 1 位) .....        | 37 |
| 3.1.44 SFR~0xB8/P2_DR (端口 2 数据寄存器) .....          | 37 |
| 3.1.45 SFR~0xB9/P2_DM0 (端口 2 模式 0 位) .....        | 38 |
| 3.1.46 SFR~0xBA/P2_DM1 (端口 2 模式 1 位) .....        | 38 |
| 3.1.47 SFR~0xC0/TIM1_CR (Timer1 控制寄存器) .....      | 38 |
| 3.1.48 SFR~0xC1/TIM1_IE (Timer1 中断控制寄存器) .....    | 39 |
| 3.1.49 SFR~0xC2/TIM1_SR (Timer1 状态寄存器) .....      | 40 |
| 3.1.50 SFR~0xC3/TIM1_PR (Timer1 密码寄存器) .....      | 41 |
| 3.1.51 SFR~0xC8/TIM2_CR (Timer2 控制寄存器) .....      | 41 |
| 3.1.52 SFR~0xC9/TIM2_IE (Timer2 中断控制寄存器) .....    | 41 |
| 3.1.53 SFR~0xCA/TIM2_SR (Timer2 状态寄存器) .....      | 42 |
| 3.1.54 SFR~0xCB/TIM2_PR (Timer2 密码寄存器) .....      | 43 |
| 3.1.55 SFR~0xD0/PSW (程序状态字寄存器) .....              | 43 |
| 3.1.56 SFR~0xE0/ACC (累加寄存器) .....                 | 44 |
| 3.1.57 SFR~0xE1/AC0_CR1 (模拟比较器 0 控制寄存器 0) .....   | 44 |
| 3.1.58 SFR~0xE2/AC0_CR2 (OFFSET 修调配置寄存器 2) .....  | 45 |
| 3.1.59 SFR~0xE4/AC1_CR1 (模拟比较器 1 控制寄存器 0) .....   | 45 |
| 3.1.60 SFR~0xE5/AC1_CR2 (模拟比较器 1 控制寄存器 1) .....   | 46 |
| 3.1.61 SFR~0xE8/ADC_CR0 (ADC 转换控制寄存器 0) .....     | 46 |
| 3.1.62 SFR~0xE9/ADC_CR1 (ADC 转换控制寄存器 1) .....     | 47 |
| 3.1.63 SFR~0xEA/ADC_CR2 (ADC 转换控制寄存器 2) .....     | 48 |
| 3.1.64 SFR~0xEB/ADC_CHEL (ADC 模拟量输入通道选择寄存器) ..... | 49 |
| 3.1.65 SFR~0xEC/ADC_CON (ADC 配置寄存器) .....         | 50 |
| 3.1.66 SFR~0xED/ADC_DLY (ADC 触发延迟配置寄存器) .....     | 50 |
| 3.1.67 SFR~0xEE/ADC_RES_L (ADC 转换结果低位寄存器) .....   | 50 |
| 3.1.68 SFR~0xEF/ADC_RES_H (ADC 转换结果高位寄存器) .....   | 51 |
| 3.1.69 SFR~0xF0/B (B 寄存器) .....                   | 51 |
| 3.1.70 SFR~0xF8/TIMO_CR (Timer0 控制寄存器) .....      | 51 |
| 3.1.71 SFR~0xF9/TIMO_CNTR (Timer0 计数值寄存器) .....   | 52 |
| 3.1.72 SFR~0xFA/TIMO_ARR (Timer0 自动重装寄存器) .....   | 52 |
| 3.1.73 SFR~0xFB/TIMO_IE (Timer0 中断控制寄存器) .....    | 52 |
| 3.1.74 SFR~0xFC/TIMO_SR (Timer0 状态寄存器) .....      | 53 |
| 3.1.75 SFR~0xFD/SSCONR (Timer1/2 软件同步控制寄存器) ..... | 53 |
| 3.1.76 SFR~0xFE/ADC_COMPL (ADC 比较值低 4 位) .....    | 53 |



|  |    |
|--|----|
| 3.1.77 SFR~0xFF/ADC_COMPH (ADC 比较值高 8 位).....            | 54 |
| 3.2 XDATA 空间寄存器.....                                     | 55 |
| 3.2.1 XDATA~0xFF00/FLASH_CR (FLASH 控制寄存器).....           | 55 |
| 3.2.2 XDATA~0xFF01/FLASH_CFG (FLASH 配置寄存器).....          | 56 |
| 3.2.3 XDATA~0xFF02/FLASH_KEY (FLASH key 寄存器).....        | 56 |
| 3.2.4 XDATA~0xFF03/FLASH_ADL (FLASH 编程地址低位).....         | 56 |
| 3.2.5 XDATA~0xFF04/FLASH_ADH (FLASH 编程地址高位).....         | 57 |
| 3.2.6 XDATA~0xFF05/FLASH_PBUFL (FLASH 编程缓存地址低位).....     | 57 |
| 3.2.7 XDATA~0xFF07/FLASH_DR (FLASH 读数据寄存器).....          | 57 |
| 3.2.8 XDATA~0xFF10/PT_SELO (端口位置配置寄存器).....              | 57 |
| 3.2.9 XDATA~0xFF11/PT_SEL1 (端口位置配置寄存器 1).....            | 58 |
| 3.2.10 XDATA~0xFF18/PERP0_EN (外设管脚位置使能配置寄存器 0).....      | 59 |
| 3.2.11 XDATA~0xFF19/PERP1_EN (外设管脚位置使能配置寄存器 0).....      | 59 |
| 3.2.12 XDATA~0xFF1A/PERP2_EN.....                        | 60 |
| 3.2.13 XDATA~0xFF20/PO_FLAG (端口 0 中断标志位).....            | 60 |
| 3.2.14 XDATA~0xFF21/PO_GE (端口 0 数字复用使能寄存器).....          | 61 |
| 3.2.15 XDATA~0xFF23/PO_PU (端口 0 上拉控制寄存器).....            | 61 |
| 3.2.16 XDATA~0xFF24/PO_PD (端口 0 下拉控制寄存器).....            | 61 |
| 3.2.17 XDATA~0xFF25/PO_IE (端口 0 中断使能寄存器).....            | 62 |
| 3.2.18 XDATA~0xFF26/PO_IC0 (端口 0 中断控制 0 位).....          | 62 |
| 3.2.19 XDATA~0xFF27/PO_IC1 (端口 0 中断控制 1 位).....          | 62 |
| 3.2.20 XDATA~0xFF30/P1_FLAG (端口 1 中断标志位).....            | 63 |
| 3.2.21 XDATA~0xFF31/P1_GE (端口 1 数字复用使能寄存器).....          | 63 |
| 3.2.22 XDATA~0xFF33/P1_PU (端口 1 上拉控制寄存器).....            | 63 |
| 3.2.23 XDATA~0xFF34/P1_PD (端口 1 下拉控制寄存器).....            | 64 |
| 3.2.24 XDATA~0xFF35/P1_IE (端口 1 中断使能寄存器).....            | 64 |
| 3.2.25 XDATA~0xFF36/P1_IC0 (端口 1 中断控制 0 位).....          | 64 |
| 3.2.26 XDATA~0xFF37/P1_IC1 (端口 1 中断控制 1 位).....          | 64 |
| 3.2.27 XDATA~0xFF40/P2_FLAG (端口 2 中断标志位).....            | 65 |
| 3.2.28 XDATA~0xFF41/P2_GE (端口 2 数字复用使能寄存器).....          | 65 |
| 3.2.29 XDATA~0xFF43/P2_PU (端口 2 上拉控制寄存器).....            | 65 |
| 3.2.30 XDATA~0xFF44/P2_PD (端口 2 下拉控制寄存器).....            | 66 |
| 3.2.31 XDATA~0xFF45/P2_IE (端口 2 中断使能寄存器).....            | 66 |
| 3.2.32 XDATA~0xFF46/P2_IC0 (端口 2 中断控制 0 位).....          | 66 |
| 3.2.33 XDATA~0xFF47/P2_IC1 (端口 2 中断控制 1 位).....          | 66 |
| 3.2.34 XDATA~0xFF50/TIM1_FCONR (Timer1 时钟控制寄存器).....     | 67 |
| 3.2.35 XDATA~0xFF51/TIM1_VPERR (Timer1 周期间隔响应控制寄存器)..... | 68 |
| 3.2.36 XDATA~0xFF52/TIM1_DTUA (Timer1 死区事件寄存器).....      | 68 |
| 3.2.37 XDATA~0xFF53/TIM1_BRAKE (Timer1 刹车控制寄存器).....     | 69 |
| 3.2.38 XDATA~0xFF54/TIM1_DTR (Timer1 死区控制寄存器).....       | 70 |
| 3.2.39 XDATA~0xFF55/TIM1_PCONRA (Timer1 端口 A 控制寄存器)..... | 71 |
| 3.2.40 XDATA~0xFF56/TIM1_PCONRB (Timer1 端口 B 控制寄存器)..... | 72 |
| 3.2.41 XDATA~0xFF58/TIM1_CNTL (Timer1 计数值寄存器低 8 位).....  | 73 |
| 3.2.42 XDATA~0xFF59/TIM1_CNTH (Timer1 计数值寄存器高 8 位).....  | 73 |
| 3.2.43 XDATA~0xFF5A/TIM1_ARRL (Timer1 自动重载寄存器低 8 位)..... | 73 |



|  |    |
|--|----|
| 3.2.44 XDATA~0xFF5B/TIM1_ARRH (Timer1 自动重载寄存器高 8 位)      | 73 |
| 3.2.45 XDATA~0xFF5C/TIM1_GCMARL (Timer1 比较捕获寄存器 A 低 8 位) | 74 |
| 3.2.46 XDATA~0xFF5D/TIM1_GCMARH (Timer1 比较捕获寄存器 A 高 8 位) | 74 |
| 3.2.47 XDATA~0xFF5E/TIM1_GCMBRL (Timer1 比较捕获寄存器 B 低 8 位) | 74 |
| 3.2.48 XDATA~0xFF5F/TIM1_GCMBRH (Timer1 比较捕获寄存器 B 高 8 位) | 74 |
| 3.2.49 XDATA~0xFF60/TIM2_FCONR (Timer2 时钟控制寄存器)          | 75 |
| 3.2.50 XDATA~0xFF61/TIM2_VPERR (Timer2 周期间隔响应控制寄存器)      | 76 |
| 3.2.51 XDATA~0xFF/TIM2_DTUA (Timer2 死区事件寄存器)             | 76 |
| 3.2.52 XDATA~0xFF63/TIM2_BRAKE (Timer2 刹车控制寄存器)          | 77 |
| 3.2.53 XDATA~0xFF64/TIM2_DTR (Timer2 死区控制寄存器)            | 78 |
| 3.2.54 XDATA~0xFF65/TIM2_PCONRA (Timer2 端口 A 控制寄存器)      | 79 |
| 3.2.55 XDATA~0xFF66/TIM2_PCONRB (Timer2 端口 B 控制寄存器)      | 80 |
| 3.2.56 XDATA~0xFF68/TIM2_CNTL (Timer2 计数值寄存器低 8 位)       | 81 |
| 3.2.57 XDATA~0xFF69/TIM2_CNTH (Timer2 计数值寄存器高 8 位)       | 81 |
| 3.2.58 XDATA~0xFF6A/TIM2_ARRL (Timer2 自动重载寄存器低 8 位)      | 81 |
| 3.2.59 XDATA~0xFF6B/TIM2_ARRH (Timer2 自动重载寄存器高 8 位)      | 81 |
| 3.2.60 XDATA~0xFF6C/TIM2_GCMARL (Timer2 比较捕获寄存器 A 低 8 位) | 82 |
| 3.2.61 XDATA~0xFF6D/TIM2_GCMARH (Timer2 比较捕获寄存器 A 高 8 位) | 82 |
| 3.2.62 XDATA~0xFF6E/TIM1_GCMBRL (Timer2 比较捕获寄存器 B 低 8 位) | 82 |
| 3.2.63 XDATA~0xFF6F/TIM2_GCMBRH (Timer3 比较捕获寄存器 B 高 8 位) | 82 |
| 3.2.64 XDATA~0xFF85/BORLVD_CR (BORLVD 控制寄存器)             | 83 |
| 3.2.65 XDATA~0xFF86/BORLVD_STAT (BORLVD 状态寄存器)           | 83 |
| 3.2.66 XDATA~0xFF88/IMO_CR (IMO 控制寄存器)                   | 84 |
| 3.2.67 XDATA~0xFF97/DAC_BUF1CR1 (OFFSET 修调配置寄存器 1)       | 84 |
| 3.2.68 XDATA~0xFF9C/BUF_OSN (比较器 BUFFER N 端修调配置寄存器)      | 85 |
| 3.2.69 XDATA~0xFF9D/BUF_OSP (比较器修调配置寄存器)                 | 85 |
| 3.2.70 XDATA~0xFF9E/DAC_BUF1CR2 (OFFSET 修调配置寄存器 2)       | 85 |
| 3.3 I/O 端口   | 87 |
| 3.3.1 GPIO 内部结构图   | 87 |
| 3.3.2 配置 I/O 口   | 87 |
| 3.3.3 外设功能管脚   | 88 |
| 3.3.4 外设功能管脚   | 88 |
| 3.4 CPU 内核概述   | 89 |
| 3.5 FLASH 控制器  | 89 |
| 3.6 中断控制器  | 89 |
| 3.6.1 概述   | 89 |
| 3.6.2 GPIO 中断  | 90 |
| 3.6.3 中断向量表  | 91 |
| 3.6.4 中断向量表  | 91 |
| 3.7 复位   | 92 |
| 3.7.1 引脚复位   | 92 |
| 3.7.2 看门狗复位  | 92 |
| 3.7.3 欠压复位   | 92 |
| 3.8 睡眠、省电模式  | 93 |
| 3.8.1 睡眠模式   | 93 |



|                                      |     |
|--------------------------------------|-----|
| 3.8.2 深度睡眠模式 .....                   | 94  |
| 3.8.3 深度睡眠模式唤醒 .....                 | 94  |
| 3.8.4 睡眠定时器中断 .....                  | 94  |
| 3.9 时钟 .....                         | 95  |
| 3.9.1 概述 .....                       | 95  |
| 3.9.2 结构框图 .....                     | 95  |
| 3.9.3 CPU 时钟 .....                   | 96  |
| 3.9.4 SCSK1、SCK23、SCK3 时钟 .....      | 96  |
| 3.9.5 32K 时钟 .....                   | 96  |
| 3.10 8-Bit 基本计数器 .....               | 97  |
| 3.10.1 概述 .....                      | 97  |
| 3.11 16-Bit 高级计数器 .....              | 98  |
| 3.11.1 概述 .....                      | 98  |
| 3.11.2 主要特征如下 .....                  | 98  |
| 3.11.3 16Bit 计数器结构框图 .....           | 99  |
| 3.11.4 基本波形模式 .....                  | 99  |
| 3.11.5 比较输出 .....                    | 100 |
| 3.11.6 捕获输入 .....                    | 101 |
| 3.11.7 时钟源选择、计数方向 .....              | 101 |
| 3.11.8 锯齿波、三角波计数方向 .....             | 102 |
| 3.11.9 数字滤波、软件同步 .....               | 103 |
| 3.11.10 缓存功能 .....                   | 104 |
| 3.12 通用 PWM 输出 .....                 | 106 |
| 3.12.1 独立 PWM、互补 PWM 输出 .....        | 106 |
| 3.12.2 周期间隔响应 .....                  | 107 |
| 3.12.3 保护机制 .....                    | 108 |
| 3.12.4 中断说明 .....                    | 108 |
| 3.12.5 内部互联、保护寄存器、捕获 .....           | 108 |
| 3.13 UART .....                      | 110 |
| 3.13.1 概述 .....                      | 110 |
| 3.13.2 UART 时钟、UART 发送、UART 接收 ..... | 110 |
| 3.13.3 UART 全双功、UART 半双功 .....       | 111 |
| 3.13.4 位校验模式 .....                   | 112 |
| 3.13.5 波特率设置 .....                   | 112 |
| 3.14 I2C .....                       | 113 |
| 3.14.1 概述 .....                      | 113 |
| 3.14.2 应用描述 .....                    | 113 |
| 3.14.3 I2C 中断 .....                  | 116 |
| 3.14.4 波特率设置 .....                   | 116 |
| 3.15 12Bit-ADC .....                 | 117 |
| 3.15.1 ADC 概述 .....                  | 117 |
| 3.16 模拟比较器 .....                     | 118 |
| 3.16.1 模拟比较器概述 .....                 | 118 |
| 3.16.2 比较器时钟、滤波功能 .....              | 118 |
| 3.17 I/O 端口 .....                    | 120 |



|                          |            |
|--------------------------|------------|
| 3.17.1 GPIO 内部结构图 .....  | 120        |
| 3.17.2 配置 I/O 口 .....    | 120        |
| 3.17.3 外设功能管脚 .....      | 121        |
| <b>4. 电气特性 .....</b>     | <b>122</b> |
| 4.1 绝对最大额定值 .....        | 122        |
| 4.2 直流电气特性 .....         | 122        |
| 4.3 AD 转换特性 .....        | 123        |
| 4.4 比较器参数 .....          | 123        |
| 4.5 EMC 特性 .....         | 123        |
| <b>5. 封装尺寸 .....</b>     | <b>124</b> |
| 5.1 20PIN 封装尺寸 .....     | 124        |
| 5.2 16PIN 封装尺寸 .....     | 124        |
| 5.3 14PIN 封装尺寸 .....     | 125        |
| 5.4 8PIN 封装尺寸 .....      | 125        |
| 5.5 QFN20(3*3)封装尺寸 ..... | 126        |
| 5.6 MSOP10 封装尺寸 .....    | 127        |





## 1. 芯片简介

### 1.1 功能特性

#### 内核:

- 超高速 8051 内核 (1T)
  - 2.6MHz,  $VDD \geq 2.4V$
  - 16MHz,  $VDD \geq 4.5V$

工作电压: 2.4V~5.5V

工作温度:  $-40^{\circ}C \sim 85^{\circ}C$

Flash ROM: 4K 字节 Flash (擦写次数典型值 1000 次)

SRAM: 256 字节 RAM

#### 时钟:

- 内部 16MHz RC 振荡器 (可微调)
  - 可通过寄存器配置为 1/2/4/8MHz 等
  - 误差不超过  $\pm 2\%$  ( $2.9V \sim 5.5V, -40^{\circ}C \sim 85^{\circ}C$ )
- 内部 32KHz 低速 RC 振荡器 (误差不超过  $\pm 10\%$ )

#### 复位:

- 上电复位、复位脚复位、看门狗溢出复
- 欠压复位 (2.19V、2.51V、2.88V、3.58V、4.21V)

#### 低电压检测:

- LVD 共 5 级 (2.31V、2.75V、3.03V、3.81V、4.54V)

#### 中断 (INT):

- Timer0、Timer1、Timer2、SCK3、WDT、ADC、UART、I2C、LVD、CMP0~1、PT0~PT2 共 14 个中断源, 全部 GPIO 可设上升沿、下降沿、双沿中断

#### 数字外设:

- 1 个 8 位基本定时器
- 2 个 16 位高级定时器, 支持 PWM 输出功能支持捕获和刹车功能
  - 支持周期中断和占空比中断

- 1 个 16 位看门狗定时器
  - 看门狗唤醒可以配置最大 6 天唤醒一次
- 1 个 UART
  - 支持全双工、半双工
- 1 个 I2C: 支持主机模式和从机模式
  - 速率 100KHz/400KHz

#### 12 位 ADC:

- 18 路外部输入, 1 路内部输入 ( $1/4VDD$ )
- 参考源: 外部参考, 内部参考 1.2V 和 2.4V, 电源参考
- 采样可以通过 PWM 或者固定管脚的上升沿或者下降沿触发

#### 模拟比较器:

- 2 个模拟比较器
  - 支持内部 DAC 输入和外部端口输入
  - 支持三种软件可配置的中断触发方式: 上升沿/下降沿/上下沿触发

#### 18 个 GPIO:

- P0[7:0]、P1[7:0]、P2[1:0]
- PT00、PT13、PT14 默认开漏上拉输出, 其余 I/O 默认为输入高阻态
- 所有 I/O 可单独配置上下拉 10K 电阻 (匹配精度 5%)
- 2 个大电流驱动 I/O

#### 省电模式:

- 深度休眠可由看门狗复位、睡眠定时器中断、引脚中断唤醒
- 深度休眠电流: 3.2uA (典型值)

#### Flash 烧写:


- 5 线烧写 (VDD, GND, SDA, SCL, VPP)

#### 封装:


- TSSOP20/QFN20 (3\*3)/SOP16/SOP14/MSOP10/SOP8




## 1.2 引脚分配




XC8F9262-20PIN 脚位图




XC8F9262-16PIN 脚位图




XC8F9262-14PIN 脚位图



XC8F9262-10PIN 脚位图



XC8F9262-8PIN 脚位图



XC8F9262-QFN20 脚位图



## 1.3 引脚描述


| 序号  | 管脚名      | I/O   | 功能描述                                     |
|-----|----------|-------|--|
| P00 | P00      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN0     | I     | ADC 外部采样输入通道                             |
|     | RSTB     | I     | 外部复位引脚                                   |
|     | VPP      | POWER | MTP 烧录高压输入 (9.6V-10V)                    |
| P01 | P01      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN1     | I     | ADC 外部采样输入通道                             |
|     | ADC_ETR  | I     | ADC 外部触发采样输入引脚                           |
| P02 | P02      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN2     | I     | ADC 外部采样输入通道                             |
| P03 | P03      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN3     | I     | ADC 外部采样输入通道                             |
|     | TIM2_CHA | I/O   | 16 位 PWM 定时器 TIMER2 输出引脚 A, 16 位输入捕获引脚 A |
| P04 | P04      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN4     | I     | ADC 外部采样输入通道                             |
|     | AC1+     | I     | 比较器 1 N 端输入引脚                            |
| P05 | P05      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN5     | I     | ADC 外部采样输入通道                             |
|     | AC0+     | I     | 比较器 0 P 端输入引脚                            |
| P06 | P06      | I/O   | GPIO, 可单独配置上下拉, 可设中断 (默认开漏上拉)            |
|     | AIN6     | I     | ADC 外部采样输入通道                             |
|     | AC0-     | I     | 比较器 0 N 端输入引脚                            |
| P07 | P07      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN7     | I     | ADC 外部采样输入通道                             |
|     | TIM1_CHA | I/O   | 16 位 PWM 定时器 TIMER1 输出引脚 A, 16 位输入捕获引脚 A |
|     | AC0_OUT  | O     | 比较器 0 比较结果输出引脚                           |
| P10 | P10      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN8     | I     | ADC 外部采样输入通道                             |
|     | Vref     | I     | ADC 外部参考电压                               |
|     | RXD      | I     | UART 数据输入引脚                              |
| P11 | P11      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN9     | I     | ADC 外部采样输入通道                             |
|     | RXD      | I     | UART 数据输入引脚                              |
|     | Vref     | I     | ADC 外部参考电压                               |
|     | AC0+     | I     | 比较器 0 P 端输入引脚                            |
| P12 | P12      | I/O   | GPIO, 可单独配置上下拉, 可设中断                     |
|     | AIN10    | I     | ADC 外部采样输入通道                             |
|     | TX       | O     | UART 数据输出引脚                              |



|     |          |     |   |
|-----|----------|-----|---|
|     | AC1+     | I   | 比较器 1 P 端输入引脚                             |
| P13 | P13      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN11    | I   | ADC 外部采样输入通道                              |
|     | SCL      | I/O | I2C 时钟引脚                                  |
|     | TXD      | 0   | UART 数据输出引脚                               |
|     | ADC_ETR  | I   | ADC 外部触发采样输入引脚                            |
| P14 | P14      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN12    | I   | ADC 外部采样输入通道                              |
|     | SDA      | I/O | I2C 数据引脚(注意:上电 2MS, SDA 脚会输出 50uS 左右的低电平) |
|     | BKIN     | I   | PWM 刹车输入引脚                                |
|     | RXD      | I   | UART 数据输入引脚                               |
| P15 | P15      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN13    | I   | ADC 外部采样输入通道                              |
| P16 | P16      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN14    | I   | ADC 外部采样输入通道                              |
|     | TIM1_CHA | I/O | 16 位 PWM 定时器 TIMER1 输出引脚 A, 16 位输入捕获引脚 A  |
| P17 | P17      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN15    | I   | ADC 外部采样输入通道                              |
|     | TIM1_CHB | I/O | 16 位 PWM 定时器 TIMER1 输出引脚 B, 16 位输入捕获引脚 B  |
| P20 | P20      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN16    | I   | ADC 外部采样输入通道                              |
|     | TIM2_CHA | I/O | 16 位 PWM 定时器 TIMER2 输出引脚 A, 16 位输入捕获引脚 A  |
| P21 | P21      | I/O | GPIO, 可单独配置上下拉, 可设中断                      |
|     | AIN17    | I   | ADC 外部采样输入通道                              |
|     | TIM2_CHB | I/O | 16 位 PWM 定时器 TIMER2 输出引脚 B, 16 位输入捕获引脚 B  |



## 1.4 系统框图



系统功能结构框图



## 2. 2. 存储器结构

内部 3 种存储器：SFR，内部数据存储器，程序存储器。


程序存储只能读不能写，程序存储器大小为 4K 字节。内部数据存储器大小为 256 字节。

SFR 为内部特殊功能寄存器

### 2.1 程序存储区

XC8F9262 的程序指针为 16 位，最大寻址空间可达 64K 字节，实际只实现了 4K 字节的程序存储空间。

复位后，MCU 从 0000H 开始执行。从 0003H 开始是中断向量表，当发生中断且中断使能后，PC 会跳转到对应的中断向量位置去执行。



程序存储空间结构图






## 2.2 数据存储区结构

数据存储器为内部 256 字节数据存储空间,其中低 128 字节可以直接访问(通过地址 0x00~0x7f),高 128 字节和 SFR 共用一个地址空间(通过地址 0x80~0xff),直接寻址方式可以访问到 SFR 空间,通过间接寻址方式可以访问内部数据存储器的高 128 字节。低 128 字节数据存储空间可以划分为如下图所示的不同空间。



内部数据存储器结构图



内部低 128 字节数据空间分配图



## 2.3 SFR

| 地址 | 0X8_         | 0X9_       | 0XA_     | 0XB_   | 0XC_    | 0XD_ | 0XE_      | 0XF_      |
|----|--------------|------------|----------|--------|---------|------|-----------|-----------|
| 0  | -            | -          | P2       | P1_DR  | TIM1_CR | PSW  | ACC       | -         |
| 1  | SP           | SCR_CFG    | I2C_ADDR | P1_DMO | TIM1_IE | -    | ACO_CR1   | -         |
| 2  | DPL0         | SCR_SLEEP  | I2C_CR   | P1_DM1 | TIM1_SR | -    | ACO_CR2   | -         |
| 3  | DPH0         | MBIST_CFG  | I2C_STAT | -      | TIM1_PR | -    | -         | -         |
| 4  | DPL1         | CLK_CR     | I2C_DR   | -      | -       | -    | AC1_CR1   | -         |
| 5  | DPH1         | PCLK_CR    | I2C_MCR  | -      | -       | -    | AC1_CR2   | -         |
| 6  | DPS          | PCLK_DIV12 | -        | -      | -       | -    | -         | -         |
| 7  | -            | PCLK_DIV3  | -        | -      | -       | -    | -         | -         |
| 8  | SLPTIM_CR    | PO_DR      | IE       | P2_DR  | TIM2_CR | -    | ADC_CR0   | TIMO_CR   |
| 9  | SLPTIM_SR    | PO_DMO     |          | P2_DMO | TIM2_IE | -    | ADC_CR1   | TIMO_CNTR |
| A  | SLPTIM_CLR   | PO_DM1     | INT_MSK0 | P2_DM1 | TIM2_SR | -    | ADC_CR2   | TIMO_ARR  |
| B  | SLPTIM_WDT   | -          | INT_MSK1 | -      | TIM2_PR | -    | ADC_CHSEL | TIMO_IE   |
| C  | SLPTIM_CNTL  | UART0_DR   | INT_MSK2 | -      | -       | -    | ADC_CON   | TIMO_SR   |
| D  | SLPTIM_CNTH  | UART0_CR   | INT_PRI0 | -      | -       | -    | ADC_DLY   | SSCONR    |
| E  | SLPTIM_PRDL  | UART0_SR   | INT_PRI1 | -      | -       | -    | ADC_RESL  | ADC_COMPL |
| F  | SLPTIM_PRDRH | UART0_CFG  | INT_PRI2 | -      | -       | -    | ADC_RESB  | ADC_COMPH |

## 2.4 XDATA

芯片中一部分寄存器放在外部数据存储单元 XDATA 空间，该部分地址空间大小 256 字节，地址范围 0xFF00~0xFFFF。

|       | 0H/8H      | 1H/9H      | 2H/AH     | 3H/BH      | 4H/CH       | 5H/DH       | 6H/EH       | 7H/FH       |
|-------|------------|------------|-----------|------------|-------------|-------------|-------------|-------------|
| FF98H | -          | -          | -         | -          | BUF_OSN     | BUF_OSP     | DAC_BUF0R2  | -           |
| FF90H | -          | -          | -         | -          | -           | -           | -           | DAC_BUF0R1  |
| FF88H | IMO_CR     | IMO_TRIM   | ILO_TRIM  | ILO_TEST   | IMO_TRIMH   | -           | MBIST_KEY   | -           |
| FF80H | BG_CR      | BG_VTRIM   | BG_ITRIM  | BG_TCTRIM  | BG_TEST     | BORLVD_CR   | BORLVD_STAT | ANA_TEST    |
| FF68H | TIM2_CNTL  | TIM2_CNTH  | TIM2_ARRL | TIM2_ARRH  | TIM2_GCMARL | TIM2_GCMARH | TIM2_GCMBRL | TIM2_GCMBRH |
| FF60H | TIM2_FCONR | TIM2_VPERR | TIM2_DTUA | TIM2_BRAKE | TIM2_DTR    | TIM2_PCONRA | TIM2_PCONRB | -           |
| FF58H | TIM1_CNTL  | TIM1_CNTH  | TIM1_ARRL | TIM1_ARRH  | TIM1_GCMARL | TIM1_GCMARH | TIM1_GCMBRL | TIM1_GCMBRH |
| FF50H | TIM1_FCONR | TIM1_VPERR | TIM1_DTUA | TIM1_BRAKE | TIM1_DTR    | TIM1_PCONRA | TIM1_PCONRB | -           |
| FF40H | P2_FLAG    | P2_GE      | -         | P2_PU      | P2_PD       | P2_IE       | P2_IC0      | P2_IC1      |
| FF30H | P1_FLAG    | P1_GE      | -         | P1_PU      | P1_PD       | P1_IE       | P1_IC0      | P1_IC1      |
| FF20H | P0_FLAG    | P0_GE      | -         | P0_PU      | P0_PD       | P0_IE       | P0_IC0      | P0_IC1      |
| FF18H | PERP0_EN   | PERP1_EN   | PERP2_EN  | -          | -           | -           | -           | -           |
| FF10H | PT_SELO    | PT_SEL1    | -         | -          | -           | -           | -           | -           |
| FF00H | FLASH_CR   | FLASH_CFG  | FLASH_KEY | FLASH_ADL  | FLASH_ADH   | FLASH_PBUFL | -           | FLASH_DR    |



## 3. 功能描述

### 3.1 SFR 空间寄存器

#### 3.1.1 SFR~0x81/SP (堆栈指针)

| 0X81 | Bit7    | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|---------|------|------|------|------|------|------|------|
| SP   | SP<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W     |      |      |      |      |      |      |      |
| 复位值  | 0       | 0    | 0    | 0    | 0    | 1    | 1    | 1    |

Bit<7:0>: 堆栈指针, 指向 IDATA 区域

#### 3.1.2 SFR~0x82/DPL0 (DPTR0 寄存器的低 8bit)

| 0X82 | Bit7       | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------------|------|------|------|------|------|------|------|
| DPL0 | DPTR0<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W        |      |      |      |      |      |      |      |
| 复位值  | 0X00       |      |      |      |      |      |      |      |

Bit<7:0>: 用于 DPTR0[7:0]

#### 3.1.3 SFR~0x83/DPH0 (DPTR0 寄存器的高 8bit)

| 0X83 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|-------------|------|------|------|------|------|------|------|
| DPH0 | DPTR0<15:8> |      |      |      |      |      |      |      |
| 读/写  | R/W         |      |      |      |      |      |      |      |
| 复位值  | 0X00        |      |      |      |      |      |      |      |

Bit<7:0>: 用于 DPTR0[15:8]

#### 3.1.4 SFR~0x81/DPL1 (DPTR1 寄存器的低 8bit)

| 0X84 | Bit7       | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------------|------|------|------|------|------|------|------|
| DPL1 | DPTR1<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W        |      |      |      |      |      |      |      |
| 复位值  | 0X00       |      |      |      |      |      |      |      |

Bit<7:0>: 用于 DPTR1[7:0]



## 3.1.5 SFR~0x85/DPH1 (DPTR1 寄存器的高 8bit)

| 0X85 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|-------------|------|------|------|------|------|------|------|
| DPH1 | DPTR1<15:8> |      |      |      |      |      |      |      |
| 读/写  | R/W         |      |      |      |      |      |      |      |
| 复位值  | 0X00        |      |      |      |      |      |      |      |

Bit<7:0>: 用于 DPTR1 [15:8]

## 3.1.6 SFR~0x86/DPS (DPTR0/DPTR1 选择寄存器)

| 0X86 | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------|------|------|------|------|------|------|------|
| DPS  | -    | -    | -    | -    | -    | -    | -    | SEL  |
| 读/写  | -    | -    | -    | -    | -    | -    | -    | R/W  |
| 复位值  | X    | X    | X    | X    | X    | X    | X    | 0    |

Bit<0>: DPTR0/DPTR1 选择位

0: 系统使用 DPTR0 寄存器

1: 系统使用 DPTR1 寄存器

## 3.1.7 SFR~0x88/SLPTIM\_CR (睡眠计数器控制寄存器)

| 0X88     | Bit7  | Bit6 | Bit5  | Bit4 | Bit3     | Bit2          | Bit1 | Bit0 |
|----------|-------|------|-------|------|----------|---------------|------|------|
| SLPTIMCR | SLPIE | -    | WDTEN | RSV0 | SLEEPDIS | SLPINTS [2:0] |      |      |
| 读/写      | R/W   | -    | R/W   | R/W  | R/W      | R/W           | R/W  | R/W  |
| 复位值      | 0     | X    | 0     | 0    | 0        | 0             | 0    | 0    |

Bit<7>: SLPIE 中断使能位

1: 睡眠定时器中断使能

0: 睡眠定时器中断禁止

Bit<5>: WDTEN 使能位

1: 看门狗定时器使能

0: 看门狗定时器禁止

Bit<4>: RSV0 时钟选择位

1: 无效

0: 选择内部 32K 作为 WDT 的 32K 工作时钟

Bit<3>: SLEEPDIS 睡眠定时器使能位

1: 禁止睡眠定时器



0: 使能睡眠定时器

Bit<2:0>: SLPINTS2~SLPINTS0 睡眠定时器溢出中断时间

| SLPINTS<2> | SLPINTS<1> | SLPINTS<0> | 中断时间            |
|------------|------------|------------|-----------------|
| 0          | 0          | 0          | 4ms/1.165h      |
| 0          | 0          | 1          | 8ms/2.33h       |
| 0          | 1          | 0          | 16ms/4.66h      |
| 0          | 1          | 1          | 32ms/9.32h      |
| 1          | 0          | 0          | 256ms/18.641h   |
| 1          | 0          | 1          | 512ms/37.282h   |
| 1          | 1          | 0          | 1024ms/74.565h  |
| 1          | 1          | 1          | 2048ms/149.131h |

注：溢出时间的长短与 SLPTIM\_PRDRH 寄存器中的 UNIT 位相关，默认选用毫秒级的溢出

### 3.1.8 SFR~0x89/SLPTIM\_SR (睡眠计数状态)

| 0X89     | Bit7  | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|-------|------|------|------|------|------|------|------|
| SLPTIMSR | SLPEV | -    | -    | -    | -    | -    | -    | RSV  |
| 读/写      | R/W   | -    | -    | -    | -    | -    | -    | W    |
| 复位值      | 0     | X    | X    | X    | X    | X    | X    | 0    |

Bit<7>: SLPEV 睡眠计数器标志位

1: 睡眠计数器溢出

0: 睡眠计数器没有溢出

Bit<0>: RSV 该保留位只能写 0，读为 0

### 3.1.9 SFR~0x8A/WDT\_CLR (看门狗清除寄存器)

| 0X8A    | Bit7            | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|-----------------|------|------|------|------|------|------|------|
| WDT_CLR | SLPTIM_CLR<7:0> |      |      |      |      |      |      |      |
| 读/写     | W               | W    | W    | W    | W    | W    | W    | W    |
| 复位值     | X               | X    | X    | X    | X    | X    | X    | X    |

Bit<7:0>: 写任何值到该寄存器清除看门狗



## 3.1.10 SFR~0x8B/SLPTIM\_WDT (看门狗计数器状态)

| 0X8B | Bit7 | Bit6  | Bit5   | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------|-------|--------|------|------|------|------|------|
| WDT  | -    | WDTOV | WDCNTR |      | -    | -    | -    | -    |
| 读/写  | -    | R     | R/W    | R/W  | -    | -    | -    | -    |
| 复位值  | X    | 0     | 0      | 0    | X    | X    | X    | X    |

Bit<6>: 看门狗溢出标志位

1: 看门狗溢出

0: 看门狗没有溢出

Bit<5:4>: 看门狗计数器计数值, 只能通过写 0 清除。

## 3.1.11 SFR~0x8C/SLPTIM\_CNTL (看门狗计数器计数值低 8 位)

| 0X8C | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------------------|------|------|------|------|------|------|------|
| CNTL | SLPTIM_CNTL<7:0> |      |      |      |      |      |      |      |
| 读/写  | R                | R    | R    | R    | R    | R    | R    | R    |
| 复位值  | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 看门狗计数器计数值低 8 位

## 3.1.12 SFR~0x8D/SLPTIM\_CNTH (看门狗计数器计数值高 8 位)

| 0X8D | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------------------|------|------|------|------|------|------|------|
| CNTH | SLPTIM_CNTH<7:0> |      |      |      |      |      |      |      |
| 读/写  | R                | R    | R    | R    | R    | R    | R    | R    |
| 复位值  | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 看门狗计数器计数值高 8 位

## 3.1.13 SFR~0x8E/SLPTIM\_PRDL (睡眠计数器计数值低 8 位)

| 0X8E       | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|--------------|------|------|------|------|------|------|------|
| SLPTIMPRDL | ACCPRDL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0            | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 睡眠定时器溢出值低 8 位



## 3.1.14 SFR~0x8F/SLPTIM\_PRDRH (睡眠计数器预分频寄存器)

| 0X8F        | Bit7   | Bit6 | Bit5 | Bit4 | Bit3 | Bit2     | Bit1 | Bit0 |
|-------------|--------|------|------|------|------|----------|------|------|
| SLPTIMPRDRH | ACCSEL | UNIT | -    | -    | -    | ACCPRDRH |      |      |
| 读/写         | R/W    | R/W  | -    | -    | -    | R/W      | R/W  | R/W  |
| 复位值         | 0      | 0    | X    | X    | X    | 0        | 0    | 0    |

Bit<7>: 睡眠定时器溢出选择位

- 1: 选择睡眠定时器溢出值为 11 位可配置
- 0: 选择睡眠定时器溢出值为固定值

Bit<6>: 睡眠定时器溢出单位选择位

- 1: 选择小时级的定时器溢出值
- 0: 选择毫秒级的定时器溢出值

Bit<2:0>: 睡眠定时器高 3 位

注: 当 UNIT 位配置为 1 时, ACCSEL 位在功能上为固定 0, 读写寄存器仍为写入的值。

## 3.1.15 SFR~0x91/SCR\_CFG (系统配置寄存器)

| 0X91 | Bit7     | Bit6 | Bit5           | Bit4 | Bit3 | Bit2   | Bit1        | Bit0 |
|------|----------|------|----------------|------|------|--------|-------------|------|
| CFG  | CALL_WDR | -    | CALI_SYSRSTREQ | -    | -    | RSTREQ | BOOT_SHADOW | BOOT |
| 读/写  | R        | -    | R/W            | -    | -    | W      | R/W         | R/W  |
| 复位值  | 1        | X    | 0              | X    | X    | 0      | 1           | 1    |

Bit<7>: 看门狗复位标志位

- 1: 看门狗复位发生 (写 1 清清零 CALI\_SYSRSTREQ, CALI\_WDR)
- 0: 没有看门狗复位 (该寄存器的清零可以通过外部、POR、BOR、写 1 来实现)

Bit<5>: 软件复位标志位

- 1: 软件复位发生
- 0: 没有软件复位发生

Bit<2>: 软件复位使能位

1: 复位系统 (RSTREQ 会将 CPU 复位, 以及 CPU 相关的中断控制器、SRAM 和 MTP 等, 外设不会被复位)

- 0: 不复位系统

Bit<1>: 系统复位标志位

- 1: 系统发生复位 (该标志可以写 1 清除)
- 0: 系统复位完成

Bit<0>: 系统复位标志位



1: 系统发生复位 (标志可以写 1 清, 清除该标志时会一同清除掉 BOOT\_SHADOW 标志)

0: 系统复位完成

### 3.1.16 SFR~0x92/SCR\_SLEEP (休眠寄存器)

| 0X92  | Bit7       | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1      | Bit0  |
|-------|------------|------|------|------|------|------|-----------|-------|
| SLEEP | FLASH_BUSY | -    | -    | -    | -    | -    | SLEEPDEEP | SLEEP |
| 读/写   | R          | -    | -    | -    | -    | -    | R/W       | R/W   |
| 复位值   | X          | X    | X    | X    | X    | X    | 0         | 0     |

Bit<7>: FLASH 编程读模式下 FLASH\_BUSY 的值

1: FLASH 编程没有完成

0: FLASH 编程完成

Bit<1>: 深度休眠模式控制位

1: 深度休眠模式打开

0: 深度休眠模式关闭

Bit<0>: 休眠模式控制位

1: 休眠模式

0: 正常工作模式

### 3.1.17 SFR~0x94/CLK\_CR (系统时钟控制寄存器)

| 0X94  | Bit7   | Bit6 | Bit5 | Bit4 | Bit3 | Bit2        | Bit1 | Bit0 |
|-------|--------|------|------|------|------|-------------|------|------|
| CLKCR | SCK3IF | -    | -    | -    | -    | CPUCKS<2:0> |      |      |
| 读/写   | R/W    | -    | -    | -    | -    | R/W         | R/W  | R/W  |
| 复位值   | 1      | X    | X    | X    | X    | 0           | 1    | 1    |

Bit<7>: SCK3 中断标志位

1: 有 SCK3 中断发生

0: 没有 SCK3 中断发生

Bit<2:0>: 内核工作频率选择位





| SLPINTS<2> | SLPINTS<1> | SLPINTS<0> | 中断时间     |
|------------|------------|------------|----------|
| 0          | 0          | 0          | 保留       |
| 0          | 0          | 1          | SYSCLK/4 |
| 0          | 1          | 0          | SYSCLK/2 |
| 0          | 1          | 1          | SYSCLK   |

注意：SCK3IF 复位值为 0，而 SCK3 默认情况下是有效的，而且会在软件启动之前就起振，因此软件看到的复位值为 0x83。

### 3.1.18 SFR~0x95/PCLK\_CR (外设时钟控制寄存器)

| 0X95   | Bit7   | Bit6   | Bit5   | Bit4   | Bit3    | Bit2   | Bit1        | Bit0 |
|--------|--------|--------|--------|--------|---------|--------|-------------|------|
| PCLKCR | SCK0EN | SCK1EN | SCK2EN | SCK3EN | SCK3_IE | SCK2SS | SCK3SS<1:0> |      |
| 读/写    | R/W    | R/W    | R/W    | R/W    | R/W     | R/W    | R/W         | R/W  |
| 复位值    | 1      | 1      | 1      | 1      | 0       | 0      | 0           | 1    |

Bit<7>: SCK0 时钟使能位

- 1: 使能
- 0: 禁止

Bit<6>: SCK1 时钟使能位

- 1: 使能
- 0: 禁止

Bit<5>: SCK2 时钟使能位

- 1: 使能
- 0: 禁止

Bit<4>: SCK3 时钟使能位

- 1: 使能
- 0: 禁止

Bit<3>: SCK3 时钟中断使能位

- 1: 使能
- 0: 禁止

Bit<2>: SCK2 时钟源选择位，具体使用见 SCK2CKS 说明

- 1: SCK1 作为 SCK2 的时钟源
- 0: SYSCLK 作为 SCK2 的时钟源

Bit<1:0>: SCK3 时钟源选择位

| SCK3SS<1> | SCK3SS<0> | 时钟源        |
|-----------|-----------|------------|
| 0         | 0         | 关闭 SCK3 时钟 |



|   |   |            |
|---|---|------------|
| 0 | 1 | 来自 SYSCLK  |
| 1 | 0 | 来自 SCK1 时钟 |
| 1 | 1 | 来自 SCK2 时钟 |

### 3.1.19 SFR~0x96/PCLK\_DIV12 (SCK1、SCK2 时钟控制寄存器)

| 0X96  | Bit7    | Bit6 | Bit5 | Bit4 | Bit3    | Bit2 | Bit1 | Bit0 |
|-------|---------|------|------|------|---------|------|------|------|
| DIV12 | SCK1CKS |      |      |      | SCK2CKS |      |      |      |
| 读/写   | R/W     | R/W  | R/W  | R/W  | R/W     | R/W  | R/W  | R/W  |
| 复位值   | 0       | 0    | 0    | 0    | 1       | 1    | 1    | 1    |

Bit<7:4>: 控制 SCK1 时钟分频

计算方法:  $f_{SCK1} = f_{SYSCLK} / (SCK1CKS + 1)$

Bit<3:0>: 控制 SCK2 时钟分频

计算方法: SCK2SS=0 时  $f_{SCK2} = f_{SYSCLK} / (SCK2CKS + 1)$

计算方法: SCK2SS=1 时  $f_{SCK2} = f_{SYSCLK} / (SCK2CKS + 1) / (SCK1CKS + 1)$

### 3.1.20 SFR~0x97/PCLK\_DIV3 (SCK3 时钟控制寄存器)

| 0X97    | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|--------------|------|------|------|------|------|------|------|
| SCK3CKS | SCK3CKS<7:0> |      |      |      |      |      |      |      |
| 读/写     | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值     | 0            | 0    | 1    | 1    | 0    | 0    | 0    | 1    |

Bit<7:0>: 控制 SCK3 时钟的分频, 频率和 SCK3SS 的值相关

| SCK3SS<1:0> |   | 计算方法  |
|-------------|---|---|
| 0           | 0 | 关闭 SCK3 时钟  |
| 0           | 1 | $f_{SCK3} = f_{SYSCLK} / (SCK3CKS + 1)$                 |
| 1           | 0 | $f_{SCK3} = f_{SYSCLK} / (SCK3CKS + 1) / (SCK1CKS + 1)$ |
| 1           | 1 | $f_{SCK3} = f_{SCK2} / (SCK3CKS + 1)$                   |



## 3.1.21 SFR~0x98/P0\_DR (端口 0 数字寄存器)

| 0X98 | Bit7  | Bit6  | Bit5  | Bit4  | Bit3  | Bit2  | Bit1  | Bit0  |
|------|-------|-------|-------|-------|-------|-------|-------|-------|
| P0DR | P0<7> | P0<6> | P0<5> | P0<4> | P0<3> | P0<2> | P0<1> | P0<0> |
| 读/写  | R/W   | R/W   | R/W   | R/W   | R/W   | R/W   | R/W   | R/W   |
| 复位值  | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |

Bit<7:0>: 端口 P0 的数据寄存器, 写该寄存器会更新端口输出

## 3.1.22 SFR~0x99/P0\_DM0 (端口 0 模式 0 位)

| 0X99  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P0DM0 | P0_DM0<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P0 模式控制寄存器

## 3.1.23 SFR~0x9A/P0\_DM1 (端口 1 模式 1 位)

| 0X9A  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P0DM1 | P0_DM1<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P0 模式控制寄存器

## 3.1.24 SFR~0x9C/UART0\_DR (UART 数据寄存器)

| 0X9C    | Bit7      | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|-----------|------|------|------|------|------|------|------|
| UART0DR | DATA<7:0> |      |      |      |      |      |      |      |
| 读/写     | R/W       | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值     | 0         | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

发送模式该寄存器只能写。该寄存器只能在 UART 使能之后才能写入。

接收模式下只能读, 读取内容表示接收到的数据。



## 3.1.25 SFR~0x9D/UART0\_CR (UART 控制寄存器)

| 0X9D    | Bit7 | Bit6 | Bit5    | Bit4 | Bit3    | Bit2   | Bit1 | Bit0 |
|---------|------|------|---------|------|---------|--------|------|------|
| UART0CR | IE   | R_EN | PAR_DIR | PSEL | PAR_ODD | PAR_EN | T_EN | EN   |
| 读/写     | R/W  | R/W  | R/W     | R/W  | R/W     | R/W    | R/W  | R/W  |
| 复位值     | 0    | 0    | 0       | 0    | 0       | 0      | 0    | 0    |

Bit<7>: 发送完成或接收完成中断控制位

- 1: 使能
- 0: 禁止

Bit<6>: 接收模式使能位

- 1: 使能
- 0: 禁止

Bit<5>: PAR\_EN=1 时用来配置校验位模式

- 1: 发送时使用 PAR\_ODD 的值作为校验位, 接收到的校验位的值放在 ERR\_PAR 寄存器中
- 0: 发送时根据 PAR\_ODD 自动生成校验位, 接收时自动做校验检查

Bit<4>: UART0 的 TX 和 RX 信号交换位

- 1: 将 PT\_SEL1 中选择 TXD 和 RXD 位置互换
- 0: 使用 PT\_SEL1 中选择的 TXD 和 RXD 的位置

注: 使用单个引脚进行数据通信, 在切换引脚时, 建议先将 T\_EN 与 R\_EN 都关掉, 将 GPIO 都配置好后, 再打开对应的 R\_EN/T\_EN.

Bit<3>: 奇偶校验选择位

- 1: 奇校验 (必须使能奇偶校验, 校验才会生效)
- 0: 偶校验 (必须使能奇偶校验, 校验才会生效)

Bit<2>: 奇偶校验控制位

- 1: 使能
- 0: 关闭

注: 接收模式下, 收到的第 9 位数据数据位奇偶校验位;

发送模式下, 发送的第 9 位数据位前面 8 位数据的校验值

Bit<1>: 发送模式控制位

- 1: 使能
- 0: 关闭

Bit<0>: 模块功能控制位

- 1: 使能
- 0: 关闭



## 3.1.26 SFR~0x9E/UART0\_SR (UART 状态寄存器)

| 0X9E    | Bit7   | Bit6     | Bit5     | Bit4   | Bit3    | Bit2 | Bit1 | Bit0       |
|---------|--------|----------|----------|--------|---------|------|------|------------|
| UART0SR | RXFULL | RXACTIVE | ERRFRAME | ERRPAR | OVERRUN | -    | -    | TXCOMPLETE |
| 读/写     | R      | R        | R/W      | R/W    | R/W     | -    | -    | R/W        |
| 复位值     | 0      | 0        | 0        | 0      | 0       | X    | X    | 0          |

Bit<7>: 数据接收标志位

- 1: 接收到了数据 (读数据寄存器会清该标志位。发送模式下该位常为 0)
- 0: 没有接收到数据

Bit<6>: 接收数据标志位

- 1: 正在接收数据
- 0: 没有接收数据 (发送模式下该位常为 0)

Bit<5>: 发生帧错误标志位

- 1: 有发生帧错误
- 0: 没有发生帧错误

该位只有在接收模式下有效, 接收数据时如果停止位收到低电平会触发帧错误。发送模式下该位常为 0。写 1 清零

Bit<4>: 奇偶校验错误标志位

- 1: 发生奇偶校验错误
- 0: 没有发生奇偶校验错误

接收模式下, 如果数据校验错误会置 1。发送模式下该位常为 0。写 1 清零该位

Bit<3>: 接收超限标志位

- 1: 接收超限 (发送模式下常为 0。写 1 清零该标志位)
- 0: 没有接收超限

Bit<0>: 发送完成标志位

- 1: 发送完成
- 0: 发送没有完成

## 3.1.27 SFR~0x9F/UART0\_CFG (UART 配置寄存器)

| 0X9F     | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1       | Bit0 |
|----------|------|------|------|------|------|------|------------|------|
| UART0CFG | -    | -    | -    | -    | -    | -    | CKSEL<1:0> |      |
| 读/写      | -    | -    | -    | -    | -    | -    | R/W        | R/W  |
| 复位值      | X    | X    | X    | X    | X    | X    | 0          | 0    |

Bit<0>: UART 时钟选择位



| CKSEL<1:0> |   | UART 时钟源 |
|------------|---|----------|
| 0          | 0 | 选择 SCK1  |
| 0          | 1 | 选择 SCK2  |
| 1          | 0 | 选择 SCK3  |
| 1          | 1 |          |

### 3.1.28 SFR~0xA0/P2 (P2 读写寄存器)

| 0xA0 | Bit7    | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|---------|------|------|------|------|------|------|------|
| P2   | P2<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W     | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值  | 0       | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 使用 MOVX 指令使用 R0 或者 R1 的时候访问 XRAM 空间的时候标志地址的 [15:8] 位。

### 3.1.29 SFR~0xA1/I2C\_ADDR (I2C 从机地址寄存器)

| 0xA1    | Bit7     | Bit6               | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|----------|--------------------|------|------|------|------|------|------|
| I2CADDR | HWADDREN | SLAVE ADDRESS<6:0> |      |      |      |      |      |      |
| 读/写     | R/W      | R/W                | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值     | 0        | 1                  | 1    | 0    | 0    | 1    | 1    | 0    |

Bit<7>: 地址比较功能控制位

- 1: 使能
- 0: 禁止

只用于从模式，I2C\_ADDR[6:0]为当前 I2C 设备号，HwAddrEn 为 1，收到请求后，会比较收到的地址是否与 Slave Address 一致，如果一致，则响应请求，不一致则不响应；HwAddrEn 为 0，会响应收到的所有请求。

Bit<6: 0>: 只用于从模式，当前设备的地址

### 3.1.30 SFR~0xA2/I2C\_CR (I2C 控制寄存器)

| 0xA2 | Bit7  | Bit6 | Bit5     | Bit4   | Bit3 | Bit2   | Bit1         | Bit0        |
|------|-------|------|----------|--------|------|--------|--------------|-------------|
| CONT | I2CIE | -    | BUSERROR | STOPIE | -    | CLKSEL | ENABLEMASTER | ENABLESLAVE |
| 读/写  | R/W   | -    | R/W      | R/W    | -    | R/W    | R/W          | R/W         |
| 复位值  | 0     | X    | 0        | 0      | X    | 0      | 0            | 1           |

Bit<7>: I2C 全部中断控制位



1: 使能

0: 禁止

Bit<5>: Bus Error 中断控制位

1: 使能

0: 禁止

Bit<4>: 结束中断控制位

1: 使能

0: 禁止

Bit<2>: I2C 时钟选择位

1: SCK2

0: SCK1

Bit<1:0>: 主模式&从模式控制位

| ENABLE MASTER | ENABLE SLAVE | 模式状态 |     |
|---------------|--------------|------|-----|
|               |              | 主模式  | 从模式 |
| 0             | 0            | 关    | 关   |
| 0             | 1            | 关    | 开   |
| 1             | 0            | 开    | 关   |
| 1             | 1            | 开    | 开   |

### 3.1.31 SFR~0xA3/I2C\_STAT (I2C 状态寄存器)

| 0xA3    | Bit7     | Bit6    | Bit5      | Bit4 | Bit3    | Bit2     | Bit1 | Bit0          |
|---------|----------|---------|-----------|------|---------|----------|------|---------------|
| I2CSTAT | BUSERROR | LOSTARB | STOPSTATS | ACK  | ADDRESS | TRANSMIT | LRB  | TRANSCOMPLETE |
| 读/写     | R/W      | R/W     | R/W       | R/W  | R/W     | R/W      | R/W  | R/W           |
| 复位值     | 0        | 0       | 0         | 0    | 0       | 0        | 0    | 0             |

Bit<7>: 只用于主模式, 数据传送过程中检测到总线上有开始或结束条件时置 1。只能通过写 0 清除。

注意: 若发生了 Bus Error, 则需要配置成非主机模式或关掉 I2C。

Bit<6>: 只用于主模式, 失去对总线的控制权时置 1; 可以通过写 0 清除; 每次检测到开始信号都会自动清零。

注意: 若主机失去对总线控制, 则需要配置成非主机模式或关掉 I2C。

Bit<5>: 检测到结束状态时置 1; 只能通过写 0 清除。

Bit<4>: 发送 ACK 控制位

1: 使能

0: 禁止 (NACK)

Bit<3>: 收到一个地址时置 1; 只能通过写 0 清除。



Bit<2>: 模式状态标志位

- 1: 发送模式
- 0: 接收模式

Bit<1>: 是否应答状态标志位

- 1: 最后收到的 bit 是 NACK
- 0: 最后收到的 bit 是 ACK(写 0 清除或者检测到 START 信号清除)

Bit<0>: 单字节方式

- 1: 接收完成
- 发送模式: 8bits 数据传送完成并收到响应(ACK 或者 NACK);
- 接收模式: 8bits 数据接收完成; 写 0 清除或者检测到 START 信号清除。
- 0: 未完成(写 0 清除或者检测到 START 信号清除)

### 3.1.32 SFR~0xA4/I2C\_DR (I2C 数据寄存器)

| 0xA4  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| I2CDR | I2C_DR<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 主从模式接收, 保存收到的数据, 只读; 主模式产生开始信号前, 需写入要发送到总线上的地址; 主从模式开始发送数据前, 需写入要发送到客户端的数据。

### 3.1.33 SFR~0xA5/I2C\_MCR (I2C 主机控制寄存器)

| 0xA5   | Bit7 | Bit6 | Bit5 | Bit4 | Bit3    | Bit2       | Bit1       | Bit0     |
|--------|------|------|------|------|---------|------------|------------|----------|
| I2CMCR | -    | -    | -    | -    | BUSBUSY | MASTERMODE | RESTARTGEN | STARTGEN |
| 读/写    | -    | -    | -    | -    | R       | R          | R/W        | R/W      |
| 复位值    | X    | X    | X    | X    | 0       | 0          | 0          | 0        |

Bit<3>: 检测信号状态标志位

- 1: 检测到开始信号
- 0: 检测到结束信号

Bit<2>: 产生信号状态标志位

- 1: 产生开始信号
- 0: 产生结束信号

Bit<1>: 1 传送过程中收到响应为 NACK, 重启传送过程, 重新传送

Bit<0>: 1 产生开始信号并发送地址到 i2c 总线上, 传送完成后清零





## 3.1.34 SFR~0xA8/IE (系统中断使能寄存器)

| 0xA8 | Bit7  | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|-------|------|------|------|------|------|------|------|
| IE   | IE_EA | -    | -    | -    | -    | -    | -    | -    |
| 读/写  | R/W   | -    | -    | -    | -    | -    | -    | -    |
| 复位值  | 0     | X    | X    | X    | X    | X    | X    | X    |

Bit<7>: CPU 中断允许位总开关

- 1: 使能中断
- 0: 禁止中断

## 3.1.35 SFR~0xAA/INT\_MSK0 (中断屏蔽寄存器 0)

| 0xAA    | Bit7  | Bit6  | Bit5    | Bit4 | Bit3  | Bit2  | Bit1  | Bit0   |
|---------|-------|-------|---------|------|-------|-------|-------|--------|
| INTMSK0 | T1MSK | T0MSK | SCK3MSK | -    | P2MSK | P1MSK | P0MSK | LVDMSK |
| 读/写     | R/W   | R/W   | R/W     | -    | R/W   | R/W   | R/W   | R/W    |
| 复位值     | 0     | 0     | 0       | X    | 0     | 0     | 0     | 0      |

Bit<7>: Timer1 中断控制位

- 1: 禁止
- 0: 使能

Bit<6>: Timer0 中断控制位

- 1: 禁止
- 0: 使能

Bit<5>: SCK3 中断控制位

- 1: 禁止
- 0: 使能

Bit<3>: GPIO 2 中断控制位

- 1: 禁止
- 0: 使能

Bit<2>: GPIO 1 中断控制位

- 1: 禁止
- 0: 使能

Bit<1>: GPIO 0 中断控制位

- 1: 禁止
- 0: 使能

Bit<0>: LVD 中断控制位



1: 禁止

0: 使能

### 3.1.36 SFR~0xAB/INT\_MSK1 (中断屏蔽寄存器 1)

| 0xAB    | Bit7 | Bit6     | Bit5   | Bit4    | Bit3    | Bit2   | Bit1 | Bit0  |
|---------|------|----------|--------|---------|---------|--------|------|-------|
| INTMSK1 | -    | UARTOMSK | I2CMSK | CMP1MSK | CMP0MSK | ADCMSK | -    | T2MSK |
| 读/写     | -    | R/W      | R/W    | R/W     | R/W     | R/W    | -    | R/W   |
| 复位值     | X    | 0        | 0      | 0       | 0       | 0      | X    | 0     |

Bit<6>: UART0 中断控制位

1: 禁止

0: 使能

Bit<5>: I2CMSK 中断控制位

1: 禁止

0: 使能

Bit<4>: 比较器 1 中断控制位

1: 禁止

0: 使能

Bit<3>: 比较器 0 中断控制位

1: 禁止

0: 使能

Bit<2>: ADC 中断控制位

1: 禁止

0: 使能

Bit<0>: Timer2 中断控制位

1: 禁止

0: 使能

### 3.1.37 SFR~0xAC/INT\_MSK2 (中断屏蔽寄存器 2)

| 0xAC    | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1   | Bit0 |
|---------|------|------|------|------|------|------|--------|------|
| INTMSK2 | -    | -    | -    | -    | -    | -    | WDTMSK | -    |
| 读/写     | -    | -    | -    | -    | -    | -    | R/W    | -    |
| 复位值     | X    | X    | X    | X    | X    | X    | 0      | X    |

Bit<1>: WDT 中断控制位



1: 禁止

0: 使能

### 3.1.38 SFR~0xAD/INT\_PRI0 (中断优先级配置寄存器 0)

| 0xAD    | Bit7  | Bit6  | Bit5    | Bit4 | Bit3  | Bit2  | Bit1  | Bit0   |
|---------|-------|-------|---------|------|-------|-------|-------|--------|
| INTPRI0 | T1PRI | T0PRI | SCK3PRI | -    | P2PRI | P1PRI | P0PRI | LVDPRI |
| 读/写     | R/W   | R/W   | R/W     | -    | R/W   | R/W   | R/W   | R/W    |
| 复位值     | 0     | 0     | 0       | X    | 0     | 0     | 0     | 0      |

Bit<7>: Timer1 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<6>: Timer0 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<5>: SCK3 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<3>: GPIO 2 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<2>: GPIO 1 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<1>: GPIO 0 中断优先级控制位

1: 高优先级

0: 低优先级

Bit<0>: LVD 中断优先级控制位

1: 高优先级

0: 低优先级



## 3.1.39 SFR~0xAE/INT\_PRI1 (中断优先级配置寄存器 1)

| 0xAE    | Bit7 | Bit6     | Bit5   | Bit4    | Bit3    | Bit2   | Bit1 | Bit0  |
|---------|------|----------|--------|---------|---------|--------|------|-------|
| INTPRI1 | -    | UARTOPRI | I2CPRI | CMP1PRI | CMP0PRI | ADCPRI | -    | T2PRI |
| 读/写     | -    | R/W      | R/W    | R/W     | R/W     | R/W    | -    | R/W   |
| 复位值     | X    | 0        | 0      | 0       | 0       | 0      | X    | 0     |

Bit<6>: UART0 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

Bit<5>: I2C 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

Bit<4>: CMP1 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

Bit<3>: CMP0 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

Bit<2>: ADC 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

Bit<0>: Timer2 中断优先级控制位

- 1: 高优先级
- 0: 低优先级

## 3.1.40 SFR~0xAF/INT\_PRI2 (中断优先级配置寄存器 2)

| 0xAF    | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1   | Bit0 |
|---------|------|------|------|------|------|------|--------|------|
| INTPRI2 | -    | -    | -    | -    | -    | -    | WDTPRI | -    |
| 读/写     | -    | -    | -    | -    | -    | -    | R/W    | -    |
| 复位值     | X    | X    | X    | X    | X    | X    | 0      | X    |

Bit<1>: WDT 中断优先级控制位

- 1: 高优先级
- 0: 低优先级



## 3.1.41 SFR~0xB0/P1\_DR (端口 1 数据寄存器)

| 0XB0 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|------|---------|---------|---------|---------|---------|---------|---------|---------|
| P1DR | P1DR<7> | P1DR<6> | P1DR<5> | P1DR<4> | P1DR<3> | P1DR<2> | P1DR<1> | P1DR<0> |
| 读/写  | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值  | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: 端口 P1 的数据寄存器

## 3.1.42 SFR~0xB1/P1\_DM0 (端口 1 模式 0 位)

| 0XB1  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P1DM0 | P1_DM0<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 1    | 1    | 0    | 0    | 0    |

Bit<7:0>: P1 模式控制寄存器

## 3.1.43 SFR~0xB2/P1\_DM1 (端口 1 模式 1 位)

| 0XB2  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P1DM1 | P1_DM1<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 1    | 1    | 0    | 0    | 0    |

Bit<7:0>: P1 模式控制寄存器

## 3.1.44 SFR~0xB8/P2\_DR (端口 2 数据寄存器)

| 0XB8 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|------|---------|---------|---------|---------|---------|---------|---------|---------|
| P2DR | P2DR<7> | P2DR<6> | P2DR<5> | P2DR<4> | P2DR<3> | P2DR<2> | P2DR<1> | P2DR<0> |
| 读/写  | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值  | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: 端口 P2 的数据寄存器



## 3.1.45 SFR~0xB9/P2\_DM0 (端口 2 模式 0 位)

| 0XB9  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P2DM0 | P2_DM0<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P2 模式控制寄存器

## 3.1.46 SFR~0xBA/P2\_DM1 (端口 2 模式 1 位)

| 0XBA  | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-------|-------------|------|------|------|------|------|------|------|
| P2DM1 | P2_DM1<7:0> |      |      |      |      |      |      |      |
| 读/写   | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值   | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P2 模式控制寄存器

## 3.1.47 SFR~0xC0/TIM1\_CR (Timer1 控制寄存器)

| 0XC0   | Bit7      | Bit6        | Bit5        | Bit4    | Bit3 | Bit2      | Bit1 | Bit0    |
|--------|-----------|-------------|-------------|---------|------|-----------|------|---------|
| TIM1CR | THBFILTER | THAFILTEREN | ADCFILTEREN | SELSREG | DIR  | MODE<1:0> |      | TIM1_EN |
| 读/写    | R/W       | R/W         | R/W         | R/W     | R/W  | R/W       | R/W  | R/W     |
| 复位值    | 0         | 0           | 0           | 0       | 0    | 0         | 0    | 0       |

Bit<7>: 刹车输入模拟比较器 1 滤波控制位 (TIMER1/2 共用, 只在 TIMER1 设定, TIMER2 共用 TIMER1 设定)

1: 刹车输入 B 开数字滤波

0: 刹车输入 B 关数字滤波

Bit<6>: 刹车输入模拟比较器 0 滤波控制位 (TIMER1/2 共用, 只在 TIMER1 设定, TIMER2 共用 TIMER1 设定)

1: 刹车输入 A 开数字滤波

0: 刹车输入 A 关数字滤波

Bit<5>: 刹车输入 ADC 比较输出滤波和 BKIN 管脚输入滤波控制位 (TIMER1/2 共用, 只在 TIMER1 设定, TIMER2 共用 TIMER1 设定)

1: 刹车输入 ADC 比较输出和 BKIN 管脚开数字滤波

0: 刹车输入 ADC 比较输出和 BKIN 管脚关数字滤波

Bit<4>: 影子寄存器控制位



- 1: ARR GCMAR GCMBR 读到当前设定的值
- 0: ARR GCMAR GCMBR 读到影子寄存器的值或捕获值

Bit<3>: 计数器计数方向

- 1: 向下计数
- 0: 向上计数

Bit<2:1>: 计数器计数模式

| MODE<1:0> |   | 计数模式       |
|-----------|---|------------|
| 0         | 0 | 锯齿波计数模式    |
| 0         | 1 | 三角波 A 计数模式 |
| 1         | 0 | 保留         |
| 1         | 1 | 保留         |

Bit<0>: TIMER1 使能控制位

- 1: 使能 TIMER1
- 0: 关闭 TIMER1

### 3.1.48 SFR~0xC1/TIM1\_IE (Timer1 中断控制寄存器)

| 0XC1   | Bit7 | Bit6 | Bit5     | Bit4     | Bit3    | Bit2    | Bit1  | Bit0  |
|--------|------|------|----------|----------|---------|---------|-------|-------|
| TIM1IE | -    | -    | BRAKEBIE | BRAKEAIE | CMPB_IE | CMPA_IE | UD_IE | OV_IE |
| 读/写    | -    | -    | R/W      | R/W      | R/W     | R/W     | R/W   | R/W   |
| 复位值    | X    | X    | 0        | 0        | 0       | 0       | 0     | 0     |

Bit<5>: TIM1\_CHB 刹车中断使能控制位

- 1: 使能
- 0: 禁止

Bit<4>: IM1\_CHA 刹车中断使能控制位

- 1: 使能
- 0: 禁止

Bit<3>: TIM1\_CHB 比较或者捕获中断使能控制位

- 1: 使能
- 0: 禁止

Bit<2>: TIM1\_CHA 比较或者捕获中断使能控制位

- 1: 使能
- 0: 禁止

Bit<1>: 下溢中断使能控制位

- 1: 使能
- 0: 禁止



Bit<0>: 上溢中断使能控制位

- 1: 使能
- 0: 禁止

### 3.1.49 SFR~0xC2/TIM1\_SR (Timer1 状态寄存器)

| 0XC2   | Bit7 | Bit6 | Bit5      | Bit4      | Bit3    | Bit2    | Bit1  | Bit0  |
|--------|------|------|-----------|-----------|---------|---------|-------|-------|
| TIM1SR | -    | -    | BRAKEB_IF | BRAKEA_IF | CMPB_IF | CMPA_IF | UD_IF | OV_IF |
| 读/写    | -    | -    | R/W       | R/W       | R/W     | R/W     | R/W   | R/W   |
| 复位值    | X    | X    | 0         | 0         | 0       | 0       | 0     | 0     |

Bit<5>: TIM1\_CHB 刹车中断标志位

- 1: TIM1\_CHB 输入发生刹车事件, 刹车信号无效时
- 0: CHB 输入未发生刹车事件

Bit<4>: TIM1\_CHA 刹车中断标志位

- 1: TIM1\_CHA 输入发生刹车事件, 刹车信号无效时
- 0: TIM1\_CHA 输入未发生刹车事件

Bit<3>: TIM1\_CHB 比较或者捕获中断标志位

- 1: 发生 TIM1\_CHB 比较匹配或者捕获
- 0: 未发生 TIM1\_CHB 比较匹配或者捕获

Bit<2>: TIM1\_CHA 比较或者捕获中断使能控制位

- 1: 使能
- 0: 禁止

Bit<1>: TIMER1 计数器下溢中断标志位

- 1: 计数器发生下溢
- 0: 计数器未发生下溢

Bit<0>: TIMER1 计数器上溢中断标志位

- 1: 计数器发生上溢
- 0: 计数器未发生上溢

注: 写 1 清零以上标志位





## 3.1.50 SFR~0xC3/TIM1\_PR (Timer1 密码寄存器)

| 0XC3   | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|--------------|------|------|------|------|------|------|------|
| TIM1PR | TIM_KEY<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0            | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIMER1 寄存器写保护密钥，写 0xCA 打开，打开后才能配置其它 TIMER1 的寄存器；密钥打开时读出值为 0xCA，否则读出值为 0

## 3.1.51 SFR~0xC8/TIM2\_CR (Timer2 控制寄存器)

| 0XC8   | Bit7 | Bit6 | Bit5     | Bit4     | Bit3 | Bit2      | Bit1 | Bit0    |
|--------|------|------|----------|----------|------|-----------|------|---------|
| TIM2SR | -    | -    | CAP_TIM1 | SEL_SREG | DIR  | MODE<1:0> |      | TIM2_EN |
| 读/写    | -    | -    | R/W      | R/W      | R/W  | R/W       | R/W  | R/W     |
| 复位值    | X    | X    | 0        | 0        | 0    | 0         | 0    | 0       |

Bit<5>: TIMER2 捕获 TIMER1 控制位

- 1: TIMER2 捕获 TIMER1
- 0: TIMER2 不捕获 TIMER1

Bit<4>: 影子寄存器控制位

- 1: ARR GCMAR GCMBR 读到当前设定的值
- 0: ARR GCMAR GCMBR 读到影子寄存器的值或捕获值

Bit<3>: 计数器计数方向控制位

- 1: 向下计数
- 0: 向上计数

Bit<2:1>: 计数器计数模式控制位

| MODE<1:0> |   | 计数模式    |
|-----------|---|---------|
| 0         | 0 | 锯齿波计数模式 |
| 0         | 1 | 三角波计数模式 |
| 1         | 0 | 保留      |
| 1         | 1 | 保留      |

Bit<0>: TIMER2 使能控制位

- 1: 使能
- 0: 禁止

## 3.1.52 SFR~0xC9/TIM2\_IE (Timer2 中断控制寄存器)



| 0XC9   | Bit7 | Bit6 | Bit5      | Bit4      | Bit3    | Bit2    | Bit1  | Bit0  |
|--------|------|------|-----------|-----------|---------|---------|-------|-------|
| TIM2IE | -    | -    | BRAKEB_IE | BRAKEA_IE | CMPB_IE | CMPA_IE | UD_IE | OV_IE |
| 读/写    | -    | -    | R/W       | R/W       | R/W     | R/W     | R/W   | R/W   |
| 复位值    | X    | X    | 0         | 0         | 0       | 0       | 0     | 0     |

Bit<5>: TIM2\_CHB 刹车中断使能控制位

1: 使能

0: 禁止

Bit<4>: TIM2\_CHA 刹车中断使能控制位

1: 使能

0: 禁止

Bit<3>: TIM2\_CHB 比较或者捕获中断使能控制位

1: 使能

0: 禁止

Bit<2>: TIM2\_CHA 比较或者捕获中断使能控制位

1: 使能

0: 禁止

Bit<1>: 下溢中断使能控制位

1: 使能

0: 禁止

Bit<0>: 上溢中断使能控制位

1: 使能

0: 禁止

### 3.1.53 SFR~0xCA/TIM2\_SR (Timer2 状态寄存器)

| 0XCA   | Bit7 | Bit6 | Bit5      | Bit4      | Bit3    | Bit2    | Bit1  | Bit0  |
|--------|------|------|-----------|-----------|---------|---------|-------|-------|
| TIM2SR | -    | -    | BRAKEB_IF | BRAKEA_IF | CMPB_IF | CMPA_IF | UD_IF | OV_IF |
| 读/写    | -    | -    | R/W       | R/W       | R/W     | R/W     | R/W   | R/W   |
| 复位值    | X    | X    | 0         | 0         | 0       | 0       | 0     | 0     |

Bit<5>: TIM2\_CHB 刹车中断标志位

1: TIM2\_CHB 输入发生刹车事件, 刹车信号无效时

0: CHB 输入未发生刹车事件

Bit<4>: TIM2\_CHA 刹车中断标志位

1: TIM2\_CHA 输入发生刹车事件, 刹车信号无效时



0: TIM2\_CHA 输入未发生刹车事件

Bit<3>: TIM2\_CHB 比较或者捕获中断标志位

1: 发生 TIM2\_CHB 比较匹配或者捕获

0: 未发生 TIM2\_CHB 比较匹配或者捕获

Bit<2>: TIM2\_CHA 比较或者捕获中断使能控制位

1: 使能

0: 禁止

Bit<1>: TIMER2 计数器下溢中断标志位

1: 计数器发生下溢

0: 计数器未发生下溢

Bit<0>: TIMER2 计数器上溢中断标志位

1: 计数器发生上溢

0: 计数器未发生上溢

注: 写 1 清零以上标志位

### 3.1.54 SFR~0xCB/TIM2\_PR (Timer2 密码寄存器)

| 0xCB   | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|--------------|------|------|------|------|------|------|------|
| TIM2PR | TIM_KEY<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0            | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIMER2 寄存器写保护密钥, 写 0xCA 打开, 打开后才能配置其它 TIMER2 的寄存器; 密钥打开时读出值为 0xCA, 否则读出值为 0

### 3.1.55 SFR~0xD0/PSW (程序状态字寄存器)

| 0xD0 | Bit7 | Bit6 | Bit5 | Bit4    | Bit3 | Bit2 | Bit1 | Bit0 |
|------|------|------|------|---------|------|------|------|------|
| PSW  | CY   | AC   | F0   | RS<1:0> |      | OV   | F1   | P    |
| 读/写  | R/W  | R/W  | R/W  | R/W     | R/W  | R/W  | R/W  | R/W  |
| 复位值  | 0    | 0    | 0    | 0       | 0    | 0    | 0    | 0    |

Bit<7>: CY 进位标志位

Bit<6>: AC 辅助进位标志位

Bit<5>: F0 通用标志位 0

Bit<4:3>: 寄存器组选择



| RS<1:0> |   | 寄存器组   | 数据地址        |
|---------|---|--------|-------------|
| 0       | 0 | 寄存器组 0 | 0x00 - 0x07 |
| 0       | 1 | 寄存器组 1 | 0x08 - 0x0F |
| 1       | 0 | 寄存器组 2 | 0x10 - 0x17 |
| 1       | 1 | 寄存器组 3 | 0x18 - 0x1F |

Bit<2>: 0V 溢出标志位

Bit<1>: F1 通用标志位 1

Bit<0>: P 奇偶校验标志位

### 3.1.56 SFR~0xE0/ACC (累加寄存器)

| 0XE0 | Bit7     | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|----------|------|------|------|------|------|------|------|
| ACC  | ACC<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W      | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值  | 0        | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: ACC 累加寄存器

### 3.1.57 SFR~0xE1/ACO\_CR1 (模拟比较器 0 控制寄存器 0)

| 0XE1   | Bit7  | Bit6  | Bit5 | Bit4 | Bit3    | Bit2    | Bit1 | Bit0   |
|--------|-------|-------|------|------|---------|---------|------|--------|
| ACOCR1 | CMPEN | CMPIF | PIE  | NIE  | COP_SEL | CON_SEL | -    | CMPRES |
| 读/写    | R/W   | R/W   | R/W  | R/W  | R/W     | R/W     | -    | R      |
| 复位值    | 0     | 0     | 0    | 0    | 0       | 0       | X    | 0      |

Bit<7>: 比较功能使能控制位

1: 使能(当 CMPEN=1 即使能的时候, 如果 CN=0b11 或者 CP\_S=0, 则比较器输出结果不可预测)

0: 禁止

Bit<6>: 比较器中断标志位

当 PIE 或者 NIE 被使能后, 若产生相应的中断信号, 硬件自动将 CMPIF 置 1, 并向 CPU 提出中断请求。此标志位须由用户软件写 0 清零。

**注: 如果没有使能比较器中断时, 硬件不会设置此中断标志, 即使使用查询方式访问比较器时, 不能查询此中断标志**

Bit<5>: 比较器上升沿中断使能控制位

1: 使能

0: 禁止

Bit<4>: 比较器下降沿中断使能控制位



1: 使能

0: 禁止

Bit<3>: 比较器 0 的正极选择位

1: 选择外部端口 P11 作为比较器正极输入

0: 选择外部端口 P05 作为比较器正极输入

Bit<2>: 比较器 0 的负极选择位

1: 选择外部端口 P06 作为比较器负极的外部输入

0: 选择外部端口 P06 作为比较器负极的外部输入

Bit<0>: 比较器的比较结果 (CMPRES 是数字滤波后的输出信号, 而不是比较器的直接输出结果)

1: 表示 CMP+的电平高于 CMP-的电平

0: 表示 CMP+的电平低于 CMP-的电平

### 3.1.58 SFR~0xE2/AC0\_CR2 (OFFSET 修调配置寄存器 2)

| 0XE2   | Bit7 | Bit6 | Bit5 | Bit4   | Bit3 | Bit2       | Bit1 | Bit0 |
|--------|------|------|------|--------|------|------------|------|------|
| AC0CR2 | -    | -    | -    | CMPSEL | -    | LCDTY<2:0> |      |      |
| 读/写    | -    | -    | -    | R/W    | -    | R/W        | R/W  | R/W  |
| 复位值    | X    | X    | X    | 0      | X    | 0          | 0    | 0    |

Bit<4>: 比较器输出结果选择位

1: 表示选择输出滤波前的 CMP 结果

0: 表示选择输出滤波后的 CMP 结果

Bit<2:0>: 数字滤波功能。

当比较器结果发生上升沿或者下降沿变化时, 比较器侦测变化后的信号必须维持 LCDTY 所设置的 CPU 时钟数不发生变化, 才认为数据变化是有效的, 否则会滤掉比较器输出变化, 保持输出不变; 若选择输出滤波后的 CMP 结果, 则 LCDTY 不能设置为 0。

### 3.1.59 SFR~0xE4/AC1\_CR1 (模拟比较器 1 控制寄存器 0)

| 0XE4   | Bit7  | Bit6  | Bit5 | Bit4 | Bit3 | Bit2    | Bit1 | Bit0   |
|--------|-------|-------|------|------|------|---------|------|--------|
| AC1CR1 | CMPEN | CMPIF | PIE  | NIE  | -    | C1P_SEL | -    | CMPRES |
| 读/写    | R/W   | R/W   | R/W  | R/W  | -    | R/W     | R/W  | R/W    |
| 复位值    | 0     | 0     | 0    | 0    | X    | 0       | X    | 0      |

Bit<7>: 比较功能使能控制位

1: 使能



0: 禁止

Bit<6>: 比较器中断标志位

当 PIE 或者 NIE 被使能后, 若产生相应的中断信号, 硬件自动将 CMPIF 置 1, 并向 CPU 提出中断请求。次标志位必须用户软件清零。

注: 如果没有使能比较器中断时, 硬件不会设置此中断标志, 即使使用查询方式访问比较器时, 不能查询此中断标志

Bit<5>: 比较器上升沿中断使能控制位

1: 使能

0: 禁止

Bit<4>: 比较器下降沿中断使能控制位

1: 使能

0: 禁止

Bit<2>: 比较器 1 的正输入端选择位

1: 选择芯片引脚 P12 作为输入

0: 选择芯片引脚 P04 作为输入

Bit<0>: 比较器的比较结果位 (CMPRES 是数字滤波后的输出信号, 而不是比较器的直接输出结果)

1: 表示 CMP+的电平高于 CMP-的电平

0: 表示 CMP+的电平低于 CMP-的电平

### 3.1.60 SFR~0xE5/AC1\_CR2 (模拟比较器 1 控制寄存器 1)

| 0xE5   | Bit7 | Bit6 | Bit5 | Bit4  | Bit3 | Bit2       | Bit1 | Bit0 |
|--------|------|------|------|-------|------|------------|------|------|
| AC1CR2 | -    | -    | -    | CMPSE | -    | LCDTY<2:0> |      |      |
| 读/写    | -    | -    | -    | R/W   | -    | R/W        | R/W  | R/W  |
| 复位值    | X    | X    | X    | 0     | X    | X          | X    | X    |

Bit<4>: 比较器输出结果选择位

1: 表示选择输出滤波前的 CMP 结果

0: 表示选择输出滤波后的 CMP 结果

Bit<2:0>: 数字滤波功能。

当比较器结果发生上升沿或者下降沿变化时, 比较器侦测变化后的信号必须维持 LCDTY 所设置的 CPU 时钟数不发生变化, 才认为数据变化是有效的; 否则若 LCDTY 设置为 0 时表示关闭数字滤波功能。

### 3.1.61 SFR~0xE8/ADC\_CR0 (ADC 转换控制寄存器 0)



| 0XE8   | Bit7   | Bit6 | Bit5     | Bit4   | Bit3   | Bit2   | Bit1        | Bit0 |
|--------|--------|------|----------|--------|--------|--------|-------------|------|
| ADCCRO | ADC_EN | -    | ADCSTART | ADC_IF | ADC_IE | ADC_EX | CLKSEL<1:0> |      |
| 读/写    | R/W    | -    | R/W      | R/W    | R/W    | R/W    | R/W         | R/W  |
| 复位值    | 0      | X    | 0        | 0      | 0      | 0      | 0           | 0    |

Bit<7>: ADC 使能位

- 1: 使能 ADC 转换电路
- 0: 禁止 ADC 转换电路

Bit<5>: ADC 转换启动控制位 (写 1 后开始 ADC 转换, 转换完成后硬件自动将此位清零, ADC 使能之前, 该位无法写入)

- 1: 开始 ADC 转换, 转换完成后硬件自动将此位清零
- 0: 无影响。即使 ADC 已经开始转换工作, 写 0 也不会停止 A/D 转换

Bit<4>: ADC 转换结束标志位

当 ADC 完成一次转换后, 硬件会自动将此位置 1, 并向 CPU 发出中断请求。此标志位必须由软件写 1 清零

Bit<3>: ADC 中断使能控制位

- 1: 使能
- 0: 禁止

Bit<2>: 启动 ADC 的触发条件选择位

- 1: 硬件触发
- 0: 软件触发

Bit<1:0>: ADC 时钟分频选择位

| CLKSEL<1:0> |   | ADC 时钟      |
|-------------|---|-------------|
| 0           | 0 | 系统时钟的 4 分频  |
| 0           | 1 | 系统时钟的 8 分频  |
| 1           | 0 | 系统时钟的 16 分频 |
| 1           | 1 | 系统时钟的 32 分频 |

**注意:** 修改 CLK\_SEL 寄存器配置必须在 ADC\_EN 为 0 的时候进行。

### 3.1.62 SFR~0xE9/ADC\_CR1 (ADC 转换控制寄存器 1)

| 0XE9   | Bit7        | Bit6 | Bit5 | Bit4        | Bit3 | Bit2       | Bit1 | Bit0 |
|--------|-------------|------|------|-------------|------|------------|------|------|
| ADCCR1 | ETGSEL<2:0> |      |      | ETGTYP<1:0> |      | SCSEL<2:0> |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W         | R/W  | R/W        | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0           | 0    | 0          | 0    | 1    |

Bit<7:5>: 外部触发源选择位 (当 ADCEX 为 1 时, 该位选择外部触发 ADC 的来源)



| ETGSEL<2:0> |   |   | 外部触发源      |
|-------------|---|---|------------|
| 0           | 0 | 0 | timer1 触发  |
| 0           | 0 | 1 | timer2 触发  |
| 0           | 1 | 1 | adc_etr 触发 |
| 1           | 0 | 0 | 比较器 0 输出触发 |
| 1           | 0 | 1 | 比较器 1 输出触发 |

Bit<4:3>: 外部触发信号类型选择位(当 ADCEX 置 1 时该位决定响应外部触发的类型)

| ETGTYP<1:0> |   | 触发类型         |
|-------------|---|--------------|
| 0           | 0 | 下降沿触发        |
| 0           | 1 | 上升沿触发        |
| 1           | 0 | 一个 PWM 周期的中点 |
| 1           | 1 | 一个 PWM 周期的终点 |

Bit<2:0>: ADC 采样时间周期选择位

| SCSEL<2:0> |   |   | 时间周期           |
|------------|---|---|----------------|
| 0          | 0 | 0 | 4 个 ADC 时钟周期   |
| 0          | 0 | 1 | 8 个 ADC 时钟周期   |
| 0          | 1 | 0 | 16 个 ADC 时钟周期  |
| 0          | 1 | 1 | 32 个 ADC 时钟周期  |
| 1          | 0 | 0 | 64 个 ADC 时钟周期  |
| 1          | 0 | 1 | 128 个 ADC 时钟周期 |

### 3.1.63 SFR~0xEA/ADC\_CR2 (ADC 转换控制寄存器 2)

| 0xEA   | Bit7 | Bit6     | Bit5  | Bit4  | Bit3  | Bit2  | Bit1      | Bit0 |
|--------|------|----------|-------|-------|-------|-------|-----------|------|
| ADCGR2 | -    | VREF_OUT | CTRL5 | CTRL4 | CTRL3 | CTRL2 | CTRL<1:0> |      |
| 读/写    | -    | R/W      | R/W   | R/W   | R/W   | R/W   | R/W       | R/W  |
| 复位值    | X    | 0        | 0     | 0     | 0     | 0     | 1         | 1    |

Bit<6>: ADC 的外部参考输入选择控制位

- 1: 选择引脚 P10 输入
- 0: 选择引脚 P11 输入

Bit<5>: 参考低噪声使能配置位

- 1: 参考噪声减低
- 0: 正常工作模式

Bit<4>: 参考测试模式控制位

- 1: 测试模式
- 0: 正常模式

Bit<3>: 参考 buffer 增益选择位

- 1: 参考 buffer 输出是参考的 1 倍





0: 参考 buffer 输出是参考的 2 倍

Bit<2>: 参考 buffer 输入选择位

1: 选择外部参考电压

0: 选择内部参考 Bandgap 电压

Bit<2>: ADC 参考电压选择位

| CLRTL<1:0> |   | 参考电压                           |
|------------|---|--------------------------------|
| 0          | 0 | 选择片外电压不通过 buffer, 直接做 ADC 参考电压 |
| 1          | 0 | 选择 VDD, 做 ADC 参考电压             |
| 1          | 1 | 选择 buffer 输出做 ADC 参考电压         |

### 3.1.64 SFR~0xEB/ADC\_CHEL (ADC 模拟量输入通道选择寄存器)

| 0xEB     | Bit7 | Bit6 | Bit5 | Bit4             | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|------|------|------|------------------|------|------|------|------|
| ADCCHSEL | -    | -    | -    | CHANNEL_SEL<4:0> |      |      |      |      |
| 读/写      | -    | -    | -    | R/W              | R/W  | R/W  | R/W  | R/W  |
| 复位值      | X    | X    | X    | 1                | 0    | 0    | 1    | 0    |

Bit<4:0>: ADC 模拟量输入通道选择位

| CHANNEL_SEL<4:0> |   |   |   |   | 通道     |
|------------------|---|---|---|---|--------|
| 0                | 0 | 0 | 0 | 0 | AIN0   |
| 0                | 0 | 0 | 0 | 1 | AIN1   |
| 0                | 0 | 0 | 1 | 0 | AIN2   |
| 0                | 0 | 0 | 1 | 1 | AIN3   |
| 0                | 0 | 1 | 0 | 0 | AIN4   |
| 0                | 0 | 1 | 0 | 1 | AIN5   |
| 0                | 0 | 1 | 1 | 0 | AIN6   |
| 0                | 0 | 1 | 1 | 1 | AIN7   |
| 0                | 1 | 0 | 0 | 0 | AIN8   |
| 0                | 1 | 0 | 0 | 1 | AIN9   |
| 0                | 1 | 0 | 1 | 0 | AIN10  |
| 0                | 1 | 0 | 1 | 1 | AIN11  |
| 0                | 1 | 1 | 0 | 0 | AIN12  |
| 0                | 1 | 1 | 0 | 1 | AIN13  |
| 0                | 1 | 1 | 1 | 0 | AIN14  |
| 0                | 1 | 1 | 1 | 1 | AIN15  |
| 1                | 0 | 0 | 0 | 0 | AIN16  |
| 1                | 0 | 0 | 0 | 1 | AIN17  |
| 1                | 0 | 0 | 1 | 0 | 1/4VDD |



## 3.1.65 SFR~0xEC/ADC\_CON (ADC 配置寄存器)

| 0xEC   | Bit7   | Bit6    | Bit5    | Bit4   | Bit3  | Bit2 | Bit1 | Bit0    |
|--------|--------|---------|---------|--------|-------|------|------|---------|
| ADCCON | ADFBEN | ADCMPOP | ADCMPEM | ADCMPO | CLEAR | -    | -    | ADCPLY8 |
| 读/写    | R/W    | R/W     | R/W     | R      | W     | -    | -    | R/W     |
| 复位值    | 0      | 0       | 0       | 0      | 0     | X    | X    | 0       |

Bit<7>: ADC 比较结果响应故障刹车使能控制位

- 1: 使能
- 0: 关闭

Bit<6>: ADC 比较器输出极性选择位

- 1: 若 ADC 输出值小于设定的比较值, 则 ADCMPO 为 1
- 0: 若 ADC 输出值大于或等于设定的比较值, 则 ADCMPO 为 1

Bit<5>: ADC 结果比较使能控制位

- 1: 使能
- 0: 关闭

Bit<4>: ADC 比较结果输出位

Bit<3>: ADC 比较结果清零位(写 1 清 0)

Bit<0>: ADC 外部触发延时计数器数值的高 1 位

## 3.1.66 SFR~0xED/ADC\_DLY (ADC 触发延迟配置寄存器)

| 0xED   | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|--------------|------|------|------|------|------|------|------|
| ADCPLY | ADC_DLP<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 1            | 1    | 1    | 1    | 0    | 0    | 0    | 0    |

Bit<7:0>: ADC 外部触发启动延迟计数器的低 8 位

## 3.1.67 SFR~0xEE/ADC\_RESLL (ADC 转换结果低位寄存器)

| 0xEE     | Bit7 | Bit6 | Bit5 | Bit4 | Bit3           | Bit2 | Bit1 | Bit0 |
|----------|------|------|------|------|----------------|------|------|------|
| ADCRESLL | -    | -    | -    | -    | ADC_RESLL<3:0> |      |      |      |
| 读/写      | -    | -    | -    | -    | R              | R    | R    | R    |
| 复位值      | X    | X    | X    | X    | 0              | 0    | 0    | 0    |

Bit<3:0>: ADC 转换结果低 4 位



## 3.1.68 SFR~0xEF/ADC\_RES<sub>H</sub> (ADC 转换结果高位寄存器)

| 0xEF    | Bit7                       | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|----------------------------|------|------|------|------|------|------|------|
| ADCRESH | ADC_RES <sub>H</sub> <7:0> |      |      |      |      |      |      |      |
| 读/写     | R                          | R    | R    | R    | R    | R    | R    | R    |
| 复位值     | 0                          | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: ADC 转换结果高 8 位

## 3.1.69 SFR~0xF0/B (B 寄存器)

| 0xF0 | Bit7   | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------|--------|------|------|------|------|------|------|------|
| B    | B<7:0> |      |      |      |      |      |      |      |
| 读/写  | R/W    | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值  | 0      | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: 乘法运算和除法运算的时候使用，其他情况用作普通寄存器。

## 3.1.70 SFR~0xF8/TIM0\_CR (Timer0 控制寄存器)

| 0xF8   | Bit7 | Bit6 | Bit5             | Bit4 | Bit3             | Bit2 | Bit1 | Bit0    |
|--------|------|------|------------------|------|------------------|------|------|---------|
| TIMOCR | -    | -    | TIM0_CLKSEL<1:0> |      | TIM0_CLKDIV<2:0> |      |      | TIM0_EN |
| 读/写    | -    | -    | R/W              | R/W  | R/W              | R/W  | R/W  | R/W     |
| 复位值    | X    | X    | 0                | 0    | 0                | 0    | 0    | 0       |

Bit<5:4>: TIMER0 时钟选择位

| TIM0_CLKSEL<1:0> |   | 时钟        |
|------------------|---|-----------|
| 0                | 0 | SCK0      |
| 0                | 1 | 内部 32K 时钟 |
| 1                | 0 | 保留        |
| 1                | 1 | 保留        |

Bit<3:1>: TIMER0 预分频选择位



| TIMO_CLKDIV<2:0> |   |   | 预分频    |
|------------------|---|---|--------|
| 0                | 0 | 0 | 1 分频   |
| 0                | 0 | 1 | 2 分频   |
| 0                | 1 | 0 | 4 分频   |
| 0                | 1 | 1 | 8 分频   |
| 1                | 0 | 0 | 16 分频  |
| 1                | 0 | 1 | 32 分频  |
| 1                | 1 | 0 | 64 分频  |
| 1                | 1 | 1 | 128 分频 |

Bit<0>: TIMO\_EN 使能控制位

- 1: 使能
- 0: 关闭

### 3.1.71 SFR~0xF9/TIMO\_CNTR (Timer0 计数值寄存器)

| 0XF9     | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIMOCNTR | TIMO_CNTR<7:0> |      |      |      |      |      |      |      |
| 读/写      | R              |      |      |      |      |      |      |      |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIMER0 计数值寄存器

### 3.1.72 SFR~0xFA/TIMO\_ARR (Timer0 自动重装寄存器)

| 0XFA    | Bit7          | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|---------------|------|------|------|------|------|------|------|
| TIMOARR | TIMO_ARR<7:0> |      |      |      |      |      |      |      |
| 读/写     | R/W           |      |      |      |      |      |      |      |
| 复位值     | 0             | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIMER0 自动重装寄存器

### 3.1.73 SFR~0xFB/TIMO\_IE (Timer0 中断控制寄存器)

| 0XFB    | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0     |
|---------|------|------|------|------|------|------|------|----------|
| TIMO_IE | -    | -    | -    | -    | -    | -    | -    | TIM0TCIE |
| 读/写     | -    | -    | -    | -    | -    | -    | -    | R/W      |
| 复位值     | X    | X    | X    | X    | X    | X    | X    | 0        |

Bit<0>: 溢出中断使能控制位



- 1: 使能
- 0: 关闭

### 3.1.74 SFR~0xFC/TIMO\_SR (Timer0 状态寄存器)

| 0xFC    | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0    |
|---------|------|------|------|------|------|------|------|---------|
| TIMO_SR | -    | -    | -    | -    | -    | -    | -    | TIMO_TC |
| 读/写     | -    | -    | -    | -    | -    | -    | -    | R/W     |
| 复位值     | X    | X    | X    | X    | X    | X    | X    | 0       |

Bit<0>: 定时器 TIMER0 溢出标志位

- 1: 发生溢出
- 0: 未发生溢出

### 3.1.75 SFR~0xFD/SSCONR (Timer1/2 软件同步控制寄存器)

| 0xFD   | Bit7 | Bit6 | Bit5 | Bit4 | Bit3        | Bit2 | Bit1        | Bit0 |
|--------|------|------|------|------|-------------|------|-------------|------|
| SSCONR | -    | -    | -    | -    | SSREQ2<1:0> |      | SSREQ1<1:0> |      |
| 读/写    | -    | -    | -    | -    | R/W         | R/W  | R/W         | R/W  |
| 复位值    | X    | X    | X    | X    | 0           | 0    | 0           | 0    |

Bit<3:2>: TIMER2 操作控制位(写 0 无效;读出值为 0)

| SSREQ2<1:0> |   | TIMER2 状态                      |
|-------------|---|--------------------------------|
| 0           | 1 | TIMER2 开始计数                    |
| 1           | 0 | TIMER2 停止计数; 此时输出使用 GPIO 配置    |
| 1           | 1 | TIMER2 暂停计数, 计数值保持; 此时输出保持前一状态 |

Bit<1:0>: TIMER1 操作控制位(写 0 无效;读出值为 0)

| SSREQ1<1:0> |   | TIMER1 状态                      |
|-------------|---|--------------------------------|
| 0           | 1 | TIMER1 开始计数                    |
| 1           | 0 | TIMER1 停止计数; 此时输出使用 GPIO 配置    |
| 1           | 1 | TIMER1 暂停计数, 计数值保持; 此时输出保持前一状态 |

### 3.1.76 SFR~0xFE/ADC\_COMPL (ADC 比较值低 4 位)

| 0xFE     | Bit7 | Bit6 | Bit5 | Bit4 | Bit3          | Bit2 | Bit1 | Bit0 |
|----------|------|------|------|------|---------------|------|------|------|
| ADCCOMPL | -    | -    | -    | -    | ADC_COMP<3:0> |      |      |      |
| 读/写      | -    | -    | -    | -    | R/W           | R/W  | R/W  | R/W  |
| 复位值      | X    | X    | X    | X    | 0             | 0    | 0    | 0    |



Bit<3:0>: ADC 比较值低 4 位

### 3. 1. 77 SFR~0xFF/ADC\_COMPH (ADC 比较值高 8 位)

| 0xFF                 | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------------------|----------------|------|------|------|------|------|------|------|
| ADCCOMP <sub>H</sub> | ADC_COMP<11:4> |      |      |      |      |      |      |      |
| 读/写                  | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值                  | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: ADC 比较值高 8 位



## 3.2 XDATA 空间寄存器

### 3.2.1 XDATA~0xFF00/FLASH\_CR (FLASH 控制寄存器)

| 0xFF00  | Bit7  | Bit6     | Bit5      | Bit4 | Bit3 | Bit2 | Bit1  | Bit0 |
|---------|-------|----------|-----------|------|------|------|-------|------|
| FLASHCR | ISAVB | STATICEN | WRSZ<1:0> |      | CKEN | -    | IFREN | BUSY |
| 读/写     | R/W   | R/W      | R/W       | R/W  | R/W  | -    | R/W   | R/W  |
| 复位值     | 1     | 1        | 0         | 0    | 0    | X    | 0     | 0    |

Bit<7>: Option setting for Read operation (用于 MTP 测试, 正常工作时该位不能写 0)

1: to select the high speed mode

0: to select the low power or power saving mode

Bit<6>: 用于 MTP 测试, 正常工作时该位不能写 0

1: STATIC mode (IDS <500uA)

0: NON-STATIC mode (INDS <10uA)

Bit<5:4>: FLASH 存储器编程数据大小, 单位为半字(2 个字节)

| WRSZ<1:0> |   | 数据大小 |
|-----------|---|------|
| 0         | 0 | 2    |
| 0         | 1 | 1    |
| 1         | 0 | 64   |
| 1         | 1 | 128  |

Bit<3>: FLASH 时钟使能控制位

1: 使能

0: 禁止

Bit<1>: FLASH 区域选择位

1: 选择 FLASH 信息区域

0: 选择 FLASH 用户区域

Bit<0>: 读模式下 BUSY 的值表示(写 1 开始编程操作)

1: FLASH 编程没有完成

0: FLASH 编程完成

注意: ISAVB, STATICEN 的使用参照以下说明:

| ISAVB | STATICEN | Remark   |
|-------|----------|--|
| H     | H        | High speed mode (16 MHz, 4 MHz operation)      |
| L     | H        | Low power mode (2 MHz, 1 MHz operation)        |
| L     | L        | Power saving mode (500 KHz & 32 KHz operation) |

We propose to select high speed mode when the operation is more than 4 MHz, select low power mode should follow the operating voltage, at less than or equal to 500 KHz operation, select the power saving mode. To change the option setting for read operation, the READ signal must be low, and the next READ signal can be pulled "H" after 100 ns.



## 3.2.2 XDATA~0xFF01/FLASH\_CFG (FLASH 配置寄存器)

| 0xFF01   | Bit7  | Bit6  | Bit5 | Bit4 | Bit3    | Bit2    | Bit1       | Bit0 |
|----------|-------|-------|------|------|---------|---------|------------|------|
| FLASHCFG | FWSEL | CLEAN | -    | -    | SAVPWR1 | SAVPWRO | RDCYC<1:0> |      |
| 读/写      | R/W   | R/W   | -    | -    | R/W     | R/W     | R/W        | R/W  |
| 复位值      | 0     | 0     | X    | X    | 0       | X       | 1          | 1    |

Bit<7>: FLASH 控制信号选择位

- 1: 使用寄存器定义的 FLASH CLEN 信号
- 0: 使用默认的 FLASH CLEN 信号

Bit<6>: FLASH 测试模式

Bit<3>: SLEEP 模式门控 CS 信号

- 1: SLEEP 模式时 CS 信号门控打开 (CS 无效)
- 0: SLEEP 模式时 CS 信号门控关闭 (CS 有效)

Bit<2>: SLEEP 模式门控 READ 信号

- 1: SLEEP 模式时 READ 信号门控打开 (READ 无效)
- 0: SLEEP 模式时 READ 信号门控关闭 (READ 有效)

Bit<1:0>: FLASH 访问周期选择位

| RDCYC<1:0> |   | 周期 |
|------------|---|----|
| 0          | 0 | 1  |
| 0          | 1 | 2  |
| 1          | 0 | 5  |
| 1          | 1 | 6  |

注:若访问周期要配置 1,则芯片电压必须高于 4.5V;当芯片电压低于 4.5V 时候,要配置 RDCYC 为 11 (6 个周期)。芯片 FLASH 内部实现了 2 个字节的缓冲, VDD 电压高于 4.5V 时优先推荐使用 01 (2 个周期) 配置即可,这样可以保证性能和功耗的平衡。

## 3.2.3 XDATA~0xFF02/FLASH\_KEY (FLASH key 寄存器)

| 0xFF02   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| FLASHKEY | FLASH_KEY<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: FLASH 烧写密钥, 写 0xCA 打开, 打开后才能向 FLASH\_CR 的 bit 0 写 1 来启动烧写 FLASH





### 3.2.4 XDATA~0xFF03/FLASH\_ADL (FLASH 编程地址低位)

| 0xFF03   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| FLASHADL | FLASH_ADL<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: FLASH 访问地址低 8 位

### 3.2.5 XDATA~0xFF04/FLASH\_ADH (FLASH 编程地址高位)

| 0xFF04   | Bit7 | Bit6 | Bit5 | Bit4 | Bit3           | Bit2 | Bit1 | Bit0 |
|----------|------|------|------|------|----------------|------|------|------|
| FLASHADH | -    | -    | -    | -    | FLASH_ADH<3:0> |      |      |      |
| 读/写      | -    | -    | -    | -    | R/W            | R/W  | R/W  | R/W  |
| 复位值      | X    | X    | X    | X    | 0              | 0    | 0    | 0    |

Bit<7:0>: FLASH 访问地址高 4 位

### 3.2.6 XDATA~0xFF05/FLASH\_PBUFL (FLASH 编程缓存地址低位)

| 0xFF05     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| FLASHPBUFL | FLASH_PBUFL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: FLASH 编程缓冲地址

### 3.2.7 XDATA~0xFF07/FLASH\_DR (FLASH 读数据寄存器)

| 0xFF07  | Bit7          | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|---------------|------|------|------|------|------|------|------|
| FLASHDR | FLASH_DR<7:0> |      |      |      |      |      |      |      |
| 读/写     | R             | R    | R    | R    | R    | R    | R    | R    |
| 复位值     | X             | X    | X    | X    | X    | X    | X    | X    |

Bit<7:0>: FLASH 读数据



## 3.2.8 XDATA~0xFF10/PT\_SELO (端口位置配置寄存器)

| 0xFF10 | Bit7 | Bit6 | Bit5       | Bit4 | Bit3 | Bit2       | Bit1 | Bit0       |
|--------|------|------|------------|------|------|------------|------|------------|
| PTSELO | -    | -    | ADC_ETRSEL | -    | -    | TIM2CHASEL | -    | TIM1CHASEL |
| 读/写    | -    | -    | R/W        | -    | -    | R/W        | -    | R/W        |
| 复位值    | X    | X    | 0          | X    | X    | 0          | X    | 0          |

Bit<5>: ADC\_ETR 管脚位置选择控制位

- 1: ADC\_ETR 使用 P1.3
- 0: ADC\_ETR 使用 P0.1

Bit<2>: TIM2\_CHA 管脚位置选择控制位

- 1: TIM2\_CHA 使用 P0.3
- 0: TIM2\_CHA 使用 P2.0

Bit<0>: TIM1\_CHA 管脚位置选择控制位

- 1: TIM1\_CHA 使用 P0.7
- 0: TIM1\_CHA 使用 P1.6

## 3.2.9 XDATA~0xFF11/PT\_SEL1 (端口位置配置寄存器 1)

| 0xFF11 | Bit7    | Bit6 | Bit5 | Bit4 | Bit3 | Bit2      | Bit1            | Bit0 |
|--------|---------|------|------|------|------|-----------|-----------------|------|
| PTSEL1 | BKINLVL | -    | -    | -    | -    | UARTTXSEL | TIM1CHASEL<1:0> |      |
| 读/写    | R/W     | -    | -    | -    | -    | R/W       | R/W             | R/W  |
| 复位值    | 0       | X    | X    | X    | X    | 0         | 0               | 0    |

Bit<7>: BKIN 管脚电平选择位

- 1: BKIN 高电平时刹车有效
- 0: BKIN 低电平时刹车有效

Bit<2>: UART TXD 管脚位置选择位

- 1: TXD 使用 P1.3
- 0: TXD 使用 P1.2

Bit<1:0>: UART RXD 管脚位置选择位

| TIM1CHASEL<1:0> |   | 管脚位置        |
|-----------------|---|-------------|
| 0               | 0 | RXD 使用 P1.1 |
| 0               | 1 | RXD 使用 P1.0 |
| 1               | 0 | RXD 使用 P1.4 |
| 1               | 1 | 保留          |



## 3.2.10 XDATA~0xFF18/PERP0\_EN (外设管脚位置使能配置寄存器 0)

| 0xFF18  | Bit7    | Bit6 | Bit5 | Bit4 | Bit3       | Bit2       | Bit1       | Bit0       |
|---------|---------|------|------|------|------------|------------|------------|------------|
| PERPOEN | PRSTPEN | -    | -    | -    | TIM2CHBPEN | TIM2CHAPEN | TIM1CHBPEN | TIM1CHAPEN |
| 读/写     | R/W     | -    | -    | -    | R/W        | R/W        | R/W        | R/W        |
| 复位值     | 0       | X    | X    | X    | 0          | 0          | 0          | 0          |

Bit<7>: 复位管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<3>: TIM2\_CHB 外设管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<2>: TIM2\_CHA 外设管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<1>: TIM1\_CHB 外设管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<0>: TIM1\_CHA 外设管脚位置使能控制位

- 1: 使能
- 0: 禁止

## 3.2.11 XDATA~0xFF19/PERP1\_EN (外设管脚位置使能配置寄存器 0)

| 0xFF19  | Bit7 | Bit6       | Bit5      | Bit4     | Bit3 | Bit2   | Bit1     | Bit0     |
|---------|------|------------|-----------|----------|------|--------|----------|----------|
| PERPOEN | -    | MTPTESTPEN | ADGETRPEN | CLKMTPEN | -    | I2CPEN | BRKINPEN | UARTOPEN |
| 读/写     | -    | R/W        | R/W       | R/W      | -    | R/W    | R/W      | R/W      |
| 复位值     | X    | 0          | 0         | 0        | X    | 1      | 0        | 0        |

Bit<6>: MTP\_TEST 输出管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<5>: ADC\_ETR 输出管脚位置使能控制位

- 1: 使能
- 0: 禁止

Bit<4>: CLK\_MTP 输出管脚位置配置使能控制位



1: CLK\_MTP 从 P0.3 管脚位置输出使能

0: CLK\_MTP 从 P0.3 管脚位置输出禁止

Bit<2>: I2C 外设管脚位置配置使能控制位

1: 使能

0: 禁止

Bit<1>: BRKIN 管脚位置配置使能控制位

1: 使能

0: 禁止

Bit<0>: UART 外设管脚位置配置使能控制位

1: 使能

0: 禁止

### 3.2.12 XDATA~0xFF1A/PERP2\_EN

| 0xFF1A  | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0    |
|---------|------|------|------|------|------|------|------|---------|
| PERPOEN | -    | -    | -    | -    | -    | -    | -    | CMPOPEN |
| 读/写     | -    | -    | -    | -    | -    | -    | -    | R/W     |
| 复位值     | X    | X    | X    | X    | X    | X    | X    | 1       |

Bit<0>: CMP0 比较结果输出管脚配置使能控制位

1: 使能

0: 禁止

### 3.2.13 XDATA~0xFF20/P0\_FLAG (端口 0 中断标志位)

| 0xFF20 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| POFLAG | POFLAG<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P0 中断标志位(写 1 清除该中断标志)

1: 有中断发生

0: 没有中断发生



## 3.2.14 XDATA~0xFF21/P0\_GE (端口 0 数字复用使能寄存器)

| 0XFF21 | Bit7   | Bit6   | Bit5   | Bit4   | Bit3   | Bit2   | Bit1   | Bit0   |
|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| POGE   | GE0<7> | GE0<6> | GE0<5> | GE0<4> | GE0<3> | GE0<2> | GE0<1> | GE0<0> |
| 读/写    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    |
| 复位值    | 0      | 0      | 0      | 0      | 0      | 0      | 0      | 0      |

Bit<7:0>: 端口 0 的复用输出使能控制位

- 1: 使能(复用输出使能, 输出由 GD0 决定, 如果输入使能则输入电平到 GD1)
- 0: 禁止(复用输出使能, 输出由 Px. DR 决定, 如果输入则电平寄存在 Px. DR 中)

## 3.2.15 XDATA~0xFF23/P0\_PU (端口 0 上拉控制寄存器)

| 0XFF23 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| POPU   | POPU<7> | POPU<6> | POPU<5> | POPU<4> | POPU<3> | POPU<2> | POPU<1> | POPU<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: P0 端口上拉使能控制位

- 1: 使能
- 0: 禁止

## 3.2.16 XDATA~0xFF24/P0\_PD (端口 0 下拉控制寄存器)

| 0XFF24 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| POPD   | POPD<7> | POPD<6> | POPD<5> | POPD<4> | POPD<3> | POPD<2> | POPD<1> | POPD<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: P0 端口下拉使能控制位

- 1: 使能
- 0: 禁止



## 3.2.17 XDATA~0xFF25/P0\_IE (端口 0 中断使能寄存器)

| 0XFF25 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| P0IE   | P0IE<7> | P0IE<6> | P0IE<5> | P0IE<4> | P0IE<3> | P0IE<2> | P0IE<1> | P0IE<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: P0 端口中断使能控制位

- 1: 使能
- 0: 禁止

## 3.2.18 XDATA~0xFF26/P0\_IC0 (端口 0 中断控制 0 位)

| 0XFF26 | Bit7       | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|------------|------|------|------|------|------|------|------|
| P0IC0  | P0IC0<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W        | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0          | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P0 端口中断触发模式控制位

## 3.2.19 XDATA~0xFF27/P0\_IC1 (端口 0 中断控制 1 位)

| 0XFF27 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| P0IC1  | P0_IC1<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P0 端口中断触发模式控制位

| P0_IC1-Bit<7:0> | P0_IC0-Bit<7:0> | 触发模式  |
|-----------------|-----------------|-------|
| 0               | 1               | 上升沿中断 |
| 1               | 0               | 下降沿中断 |
| 1               | 1               | 双沿中断  |
| 0               | 0               | 保留    |



## 3. 2. 20 XDATA~0xFF30/P1\_FLAG (端口 1 中断标志位)

| 0XFF30 | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|--------------|------|------|------|------|------|------|------|
| P1FLAG | P1_FLAG<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0            | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P1 中断标志位(写 1 清除该中断标志)

- 1: 有中断发生
- 0: 没有中断发生

## 3. 2. 21 XDATA~0xFF31/P1\_GE (端口 1 数字复用使能寄存器)

| 0XFF31 | Bit7   | Bit6   | Bit5   | Bit4   | Bit3   | Bit2   | Bit1   | Bit0   |
|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| P1GE   | G1E<7> | G1E<6> | G1E<5> | G1E<4> | G1E<3> | G1E<2> | G1E<1> | G1E<0> |
| 读/写    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    | R/W    |
| 复位值    | 0      | 0      | 0      | 1      | 1      | 0      | 0      | 0      |

Bit<7:0>: P1 端口复用输出使能控制位

- 1: 使能(输出由 Px. DR 决定, 如果输入则电平寄存在 Px. DR 中)
- 0: 禁止(输出由 GD0 决定, 如果输入则电平寄存在 GD1 中)

## 3. 2. 22 XDATA~0xFF33/P1\_PU (端口 1 上拉控制寄存器)

| 0XFF33 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| P1PU   | P1PU<7> | P1PU<6> | P1PU<5> | P1PU<4> | P1PU<3> | P1PU<2> | P1PU<1> | P1PU<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 1       | 1       | 0       | 0       | 0       |

Bit<7:0>: P1 端口上拉使能控制位

- 1: 使能
- 0: 禁止



## 3. 2. 23 XDATA~0xFF34/P1\_PD (端口 1 下拉控制寄存器)

| 0XFF34 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| P1PU   | P1PD<7> | P1PD<6> | P1PD<5> | P1PD<4> | P1PD<3> | P1PD<2> | P1PD<1> | P1PD<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: P1 端口下拉使能控制位

- 1: 使能
- 0: 禁止

## 3. 2. 24 XDATA~0xFF35/P1\_IE (端口 1 中断使能寄存器)

| 0XFF35 | Bit7    | Bit6    | Bit5    | Bit4    | Bit3    | Bit2    | Bit1    | Bit0    |
|--------|---------|---------|---------|---------|---------|---------|---------|---------|
| P1IE   | P1IE<7> | P1IE<6> | P1IE<5> | P1IE<4> | P1IE<3> | P1IE<2> | P1IE<1> | P1IE<0> |
| 读/写    | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     | R/W     |
| 复位值    | 0       | 0       | 0       | 0       | 0       | 0       | 0       | 0       |

Bit<7:0>: P1 端口中断使能控制位

- 1: 使能
- 0: 禁止

## 3. 2. 25 XDATA~0xFF36/P1\_IC0 (端口 1 中断控制 0 位)

| 0XFF36 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| P1IC0  | P1_IC0<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: P1 端口中断触发模式控制位

## 3. 2. 26 XDATA~0xFF37/P1\_IC1 (端口 1 中断控制 1 位)

| 0XFF37 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| P1IC1  | P1_IC1<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |





Bit<7:0>: P1 端口中断触发模式控制位

| P1_IC1 | P1_IC0 | 触发模式  |
|--------|--------|-------|
| 0      | 1      | 上升沿中断 |
| 1      | 0      | 下降沿中断 |
| 1      | 1      | 双沿中断  |
| 0      | 0      | 保留    |

### 3. 2. 27 XDATA~0xFF40/P2\_FLAG (端口 2 中断标志位)

| 0XFF40 | Bit7         | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|--------------|------|------|------|------|------|------|------|
| P1FLAG | P2_FLAG<7:0> |      |      |      |      |      |      |      |
| 读/写    | -            | -    | -    | -    | -    | -    | R/W  | R/W  |
| 复位值    | X            | X    | X    | X    | X    | X    | 0    | 0    |

Bit<1:0>: P2 中断标志位(写 1 清除该中断标志)

- 1: 有中断发生
- 0: 没有中断发生

### 3. 2. 28 XDATA~0xFF41/P2\_GE (端口 2 数字复用使能寄存器)

| 0XFF41 | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1   | Bit0   |
|--------|------|------|------|------|------|------|--------|--------|
| P2GE   | -    | -    | -    | -    | -    | -    | G2E<1> | G2E<0> |
| 读/写    | -    | -    | -    | -    | -    | -    | R/W    | R/W    |
| 复位值    | X    | X    | X    | X    | X    | X    | 0      | 0      |

Bit<1:0>: P2 端口复用输出使能控制位

- 1: 使能
- 0: 禁止

### 3. 2. 29 XDATA~0xFF43/P2\_PU (端口 2 上拉控制寄存器)

| 0XFF43 | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1    | Bit0    |
|--------|------|------|------|------|------|------|---------|---------|
| P2PU   | -    | -    | -    | -    | -    | -    | P2PU<1> | P2PU<0> |
| 读/写    | -    | -    | -    | -    | -    | -    | R/W     | R/W     |
| 复位值    | X    | X    | X    | X    | X    | X    | 0       | 0       |

Bit<1:0>: P2 端口上拉使能控制位

- 1: 使能
- 0: 禁止



## 3. 2. 30 XDATA~0xFF44/P2\_PD (端口 2 下拉控制寄存器)

| 0XFF44 | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1    | Bit0    |
|--------|------|------|------|------|------|------|---------|---------|
| P2PU   | -    | -    | -    | -    | -    | -    | P2PD<1> | P2PD<0> |
| 读/写    | -    | -    | -    | -    | -    | -    | R/W     | R/W     |
| 复位值    | X    | X    | X    | X    | X    | X    | 0       | 0       |

Bit<1:0>: P2 端口下拉使能控制位

- 1: 使能
- 0: 禁止

## 3. 2. 31 XDATA~0xFF45/P2\_IE (端口 2 中断使能寄存器)

| 0XFF35 | Bit7 | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1    | Bit0    |
|--------|------|------|------|------|------|------|---------|---------|
| P2IE   | -    | -    | -    | -    | -    | -    | P2IE<1> | P2IE<0> |
| 读/写    | -    | -    | -    | -    | -    | -    | R/W     | R/W     |
| 复位值    | X    | X    | X    | X    | X    | X    | 0       | 0       |

Bit<1:0>: P2 端口中断使能控制位

- 1: 使能
- 0: 禁止

## 3. 2. 32 XDATA~0xFF46/P2\_IC0 (端口 2 中断控制 0 位)

| 0XFF46 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| P2IC0  | P2_IC0<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<1:0>: P2 端口中断触发模式控制位

## 3. 2. 33 XDATA~0xFF47/P2\_IC1 (端口 2 中断控制 1 位)

| 0XFF47 | Bit7        | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-------------|------|------|------|------|------|------|------|
| P2IC1  | P2_IC1<7:0> |      |      |      |      |      |      |      |
| 读/写    | R/W         | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0           | 0    | 0    | 0    | 0    | 0    | 0    | 0    |



Bit<1:0>: P2 端口中断触发模式控制位

| P1_IC1 | P1_IC0 | 触发模式  |
|--------|--------|-------|
| 0      | 1      | 上升沿中断 |
| 1      | 0      | 下降沿中断 |
| 1      | 1      | 双沿中断  |
| 0      | 0      | 保留    |

### 3.2.34 XDATA~0xFF50/TIM1\_FCONR (Timer1 时钟控制寄存器)

| 0XFF50    | Bit7 | Bit6         | Bit5 | Bit4 | Bit3         | Bit2 | Bit1 | Bit0 |
|-----------|------|--------------|------|------|--------------|------|------|------|
| TIM1FCONR | -    | CLK_SEL[2:0] |      |      | PRE_DIV[3:0] |      |      |      |
| 读/写       | -    | R/W          | R/W  | R/W  | R/W          | R/W  | R/W  | R/W  |
| 复位值       | X    | 0            | 0    | 0    | 0            | 0    | 0    | 0    |

Bit<6:4>: TIMER1 时钟源选择位

| CLK_SEL<2:0> |   |   | TIMER1 时钟        |
|--------------|---|---|------------------|
| 0            | 0 | 0 | SCK0             |
| 0            | 0 | 1 | 看门狗时钟 32kHz      |
| 0            | 1 | 0 | 保留               |
| 0            | 1 | 1 | 保留               |
| 1            | 0 | 0 | TIM1_CHA 上升沿(捕获) |
| 1            | 0 | 1 | TIM1_CHB 上升沿(捕获) |
| 1            | 1 | 0 | TIM1_CHA 下降沿(捕获) |
| 1            | 1 | 1 | TIM1_CHB 下降沿(捕获) |

Bit<3:0>: TIMER1 预分频选择位

| PRE_DIV<3:0> |   |   |   | TIMER1 预分频 |
|--------------|---|---|---|------------|
| 0            | 0 | 0 | 0 | 1          |
| 0            | 0 | 0 | 1 | 2          |
| 0            | 0 | 1 | 0 | 3          |
| 0            | 0 | 1 | 1 | 4          |
| 0            | 1 | 0 | 0 | 5          |
| 0            | 1 | 0 | 1 | 6          |
| 0            | 1 | 1 | 0 | 7          |
| 0            | 1 | 1 | 1 | 8          |
| 1            | 0 | 0 | 0 | 9          |
| 1            | 0 | 0 | 1 | 10         |
| 1            | 0 | 1 | 0 | 11         |
| 1            | 0 | 1 | 1 | 12         |
| 1            | 1 | 0 | 0 | 13         |
| 1            | 1 | 0 | 1 | 14         |
| 1            | 1 | 1 | 0 | 15         |
| 1            | 1 | 1 | 1 | 16         |



## 3.2.35 XDATA~0xFF51/TIM1\_VPERR (Timer1 周期间隔响应控制寄存器)

| 0XFF51    | Bit7 | Bit6 | Bit5       | Bit4 | Bit3 | Bit2       | Bit1 | Bit0 |
|-----------|------|------|------------|------|------|------------|------|------|
| TIM1VPERR | -    | -    | PCNTE[1:0] |      | -    | PCNTS[2:0] |      |      |
| 读/写       | -    | -    | R/W        | R/W  | -    | R/W        | R/W  | R/W  |
| 复位值       | X    | X    | 0          | 0    | X    | 0          | 0    | 0    |

Bit<5:4>: 周期间隔响应计数条件选择位

| PCNTE<1:0> |   | 周期间隔响应计数条件                |
|------------|---|---------------------------|
| 0          | 0 | 有效周期选择功能无效                |
| 0          | 1 | 锯齿波计数上、下溢点或三角波波峰作为计数条件    |
| 1          | 0 | 锯齿波计数上、下溢点或三角波波谷作为计数条件    |
| 1          | 1 | 锯齿波计数上、下溢点或三角波波谷、波峰作为计数条件 |

Bit<2:0>: 周期间隔响应周期

| PCNTS<2:0> |   |   | 响应周期        |
|------------|---|---|-------------|
| 0          | 0 | 0 | 1 个周期响应一次   |
| 0          | 0 | 1 | 2 个周期响应一次   |
| 0          | 1 | 0 | 4 个周期响应一次   |
| 0          | 1 | 1 | 8 个周期响应一次   |
| 1          | 0 | 0 | 16 个周期响应一次  |
| 1          | 0 | 1 | 32 个周期响应一次  |
| 1          | 1 | 0 | 64 个周期响应一次  |
| 1          | 1 | 1 | 128 个周期响应一次 |

注: PCNTE<1:0>:10 条件下由于 timer 使能后一段时间后才将周期值加载进 counter 寄存器中, 这样会导致误判第一个波谷, 可以选择软解规避;

11 条件下向下计数条件下不建议使用。

## 3.2.36 XDATA~0xFF52/TIM1\_DTUA (Timer1 死区事件寄存器)

| 0XFF52   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1FCNR | TIM1_DTUA<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIMER1 死区时间设定值



## 3. 2. 37 XDATA~0xFF53/TIM1\_BRAKE (Timer1 刹车控制寄存器)

| 0XFF53    | Bit7    | Bit6    | Bit5    | Bit4   | Bit3    | Bit2    | Bit1    | Bit0   |
|-----------|---------|---------|---------|--------|---------|---------|---------|--------|
| TIM1BRAKE | TIB_MOE | TIB_AOE | TIB_SEL | TIB_EN | TIA_MOE | TIA_AOE | TIA_SEL | TIA_EN |
| 读/写       | R/W     | R/W     | R/W     | R/W    | R/W     | R/W     | R/W     | R/W    |
| 复位值       | 0       | 0       | 0       | 0      | 0       | 0       | 0       | 0      |

Bit<7>: TIM1\_CHB 主输出使能位(PWM 输出时, 需要使能该位)

- 1: TIM1\_CHB 主输出有效
- 0: TIM1\_CHB 主输出关闭

注: 刹车事件有效时会立即被同步清零。根据 AOE 的选择, 通过软件置 1 或硬件自动置 1

Bit<6>: 自动输出使能位

- 1: 有刹车事件产生时, MOE 可被软件和溢出事件置 1
- 0: 有刹车事件产生时, MOE 只被软件置 1

Bit<5>: 选择 TIM1\_CHB 刹车来源

由[TIM1\_DTR.TIB\_ADCS, TIM1\_BRAKE.TIB\_SEL]的值共同决定[TIB\_ADCS, TIB\_SEL]

| TIB_ADCS | TIB_SEL | TIM1_CHB 刹车来源                 |
|----------|---------|-------------------------------|
| 0        | 0       | TIM1_CHB 刹车事件选择模拟比较器 1 输出     |
| 0        | 1       | TIM1_CHB 刹车事件选择模拟比较器 0 输出     |
| 1        | 0       | TIM1_CHB 刹车事件选择 ADC 比较输出条件    |
| 1        | 1       | TIM1_CHB 刹车事件选择 P1.4 BRKIN 输入 |

Bit<4>: 刹车功能控制位

- 1: TIM1\_CHB 刹车有效
- 0: TIM1\_CHB 刹车无效

Bit<3>: TIM1\_CHA 主输出使能位

- 1: TIM1\_CHA 主输出有效
- 0: TIM1\_CHA 主输出关闭

注: 刹车事件有效时会立即被同步清零。根据 AOE 的选择, 通过软件置 1 或硬件自动置 1

Bit<2>: TIM1\_CHA 自动输出使能位

- 1: 有刹车事件产生时, MOE 可被软件和溢出事件置 1
- 0: 有刹车事件产生时, MOE 只被软件置 1

Bit<1>: 选择 TIM1\_CHA 刹车来源

由[TIM1\_DTR.TIA\_ADCS, TIM1\_BRAKE.TIA\_SEL]的值共同决定[TIA\_ADCS, TIA\_SEL]



| TIA_ADCS | TIA_SEL | TIM1_CHA 刹车来源                 |
|----------|---------|-------------------------------|
| 0        | 0       | TIM1_CHA 刹车事件选择模拟比较器 1 输出     |
| 0        | 1       | TIM1_CHA 刹车事件选择模拟比较器 0 输出     |
| 1        | 0       | TIM1_CHA 刹车事件选择 ADC 比较输出      |
| 1        | 1       | TIM1_CHA 刹车事件选择 P1.4 BRKIN 输入 |

Bit<0>: TIM1\_CHA 刹车功能控制位

- 1: TIM1\_CHA 刹车有效
- 0: TIM1\_CHA 刹车无效

### 3.2.38 XDATA~0xFF54/TIM1\_DTR (Timer1 死区控制寄存器)

| 0XFF54  | Bit7    | Bit6    | Bit5 | Bit4   | Bit3   | Bit2   | Bit1   | Bit0   |
|---------|---------|---------|------|--------|--------|--------|--------|--------|
| TIM1DTR | TIBADCS | TIAADCS | -    | HWCPWM | DTB_H0 | DTB_EN | DTA_H0 | DTA_EN |
| 读/写     | R/W     | R/W     | -    | R/W    | R/W    | R/W    | R/W    | R/W    |
| 复位值     | 0       | 0       | X    | 0      | 0      | 0      | 0      | 0      |

Bit<7>: TIM1\_CHB 刹车功能控制位

由[TIM1\_DTR.TIB\_ADACS, TIM1\_BRAKE.TIB\_SEL]的值共同决定[TIB\_ADACS, TIB\_SEL]

| TIB_ADACS | TIB_SEL | TIM1_CHB 刹车来源                 |
|-----------|---------|-------------------------------|
| 0         | 0       | TIM1_CHB 刹车事件选择模拟比较器 1 输出     |
| 0         | 1       | TIM1_CHB 刹车事件选择模拟比较器 0 输出     |
| 1         | 0       | TIM1_CHB 刹车事件选择 ADC 比较输出条件    |
| 1         | 1       | TIM1_CHB 刹车事件选择 P1.4 BRKIN 输入 |

Bit<6>: TIM1\_CHA 刹车功能控制位

由[TIM1\_DTR.TIA\_ADACS, TIM1\_BRAKE.TIA\_SEL]的值共同决定[TIA\_ADACS, TIA\_SEL]

| TIA_ADACS | TIA_SEL | TIM1_CHA 刹车来源                 |
|-----------|---------|-------------------------------|
| 0         | 0       | TIM1_CHA 刹车事件选择模拟比较器 1 输出     |
| 0         | 1       | TIM1_CHA 刹车事件选择模拟比较器 0 输出     |
| 1         | 0       | TIM1_CHA 刹车事件选择 ADC 比较输出      |
| 1         | 1       | TIM1_CHA 刹车事件选择 P1.4 BRKIN 输入 |

Bit<4>: 控制 GCMBR 互补模式

- 1: 硬件设定 GCMBR 互补 PWM 输出模式开
- 0: 硬件设定 GCMBR 互补 PWM 输出模式关

Bit<3>: 控制死区输出状态

- 1: 输出 B 死区置为高阻输出
- 0: 输出 B 死区置为 0 或 1(由 GPIO 输出决定)

Bit<2>: 死区控制使能

- 1: 输出 B 死区控制有效



0: 输出 B 死区控制无效

Bit<1>: 控制死区输出状态

1: 输出 A 死区置为高阻输出

0: 输出 A 死区置为 0 或 1 (由 GPIO 输出决定)

注: 该位不能写 1, 只能写 0。功能支持, 当刹车事件有效或者死区时, PWM 的输出由对应管脚的 GPIO 设置决定, 即此时是作为普通 GPIO 使用

Bit<0>: 死区控制使能位

1: 输出 A 死区控制有效

0: 输出 A 死区控制无效

### 3.2.39 XDATA~0xFF55/TIM1\_PCONRA (Timer1 端口 A 控制寄存器)

| 0xFF55     | Bit7      | Bit6          | Bit5 | Bit4   | Bit3       | Bit2           | Bit1 | Bit0    |
|------------|-----------|---------------|------|--------|------------|----------------|------|---------|
| TIM1PCONRA | PAINITVAL | CMPA_VAL[1:0] |      | PA_ENO | PAFILTEREN | CAPA_MODE[1:0] |      | CAPA_EN |
| 读/写        | R/W       | R/W           | R/W  | R/W    | R/W        | R/W            | R/W  | R/W     |
| 复位值        | 0         | 0             | 0    | 0      | 0          | 0              | 0    | 0       |

Bit<7>: 设置 TIM1\_CHA 的输出控制位 (TIMER1 关时设定有效, TIMER1 开时中间设定无效)

1: TIM1\_CHA 的初始值为 1

0: TIM1\_CHA 的初始值为 0

Bit<6:5>: 配置 TIM1\_CHA 比较输出值

| CMPA_VAL[1:0] |   | TIM1_CHA 比较输出值     |
|---------------|---|--------------------|
| 0             | 0 | 计数值小于比较值为 1, 大于为 0 |
| 0             | 1 | 计数值大于比较值为 1, 小于为 0 |
| 1             | 0 | 比较值匹配, 输出取反前一状态    |
| 1             | 1 | 比较值匹配, 输出保持前一状态    |

Bit<4>: TIM1\_CHA 输出控制位

1: TIM1\_CHA 输出打开

0: TIM1\_CHA 输出关闭

Bit<3>: TIM1\_CHA 输入滤波使能位

1: TIM1\_CHA 输入数字滤波打开

0: TIM1\_CHA 输入数字滤波关闭

Bit<2:1>: TIM1\_CHA 捕获模式选择位

| CAPA_MODE[1:0] |   | 捕获模式      |
|----------------|---|-----------|
| 0              | 0 | 不捕获       |
| 0              | 1 | 捕获上升沿     |
| 1              | 0 | 捕获下降沿     |
| 1              | 1 | 捕获上升沿与下降沿 |



Bit<0>: TIM1\_CHA 捕获模式使能位

- 1: TIM1\_CHA 捕获模式开
- 0: TIM1\_CHA 捕获模式关

### 3.2.40 XDATA~0xFF56/TIM1\_PCONRB (Timer1 端口 B 控制寄存器)

| 0xFF56     | Bit7      | Bit6          | Bit5 | Bit4   | Bit3       | Bit2           | Bit1 | Bit0    |
|------------|-----------|---------------|------|--------|------------|----------------|------|---------|
| TIM1PCONRB | PBINITVAL | CMPB_VAL[1:0] |      | PB_ENO | PBFILTEREN | CAPB_MODE[1:0] |      | CAPB_EN |
| 读/写        | R/W       | R/W           | R/W  | R/W    | R/W        | R/W            | R/W  | R/W     |
| 复位值        | 0         | 0             | 0    | 0      | 0          | 0              | 0    | 0       |

Bit<7>: 设置 TIM1\_CHB 的输出位 (TIMER1 关时设定有效, TIMER1 开时中间设定无效)

- 1: TIM1\_CHB 的初始值为 1
- 0: TIM1\_CHB 的初始值为 0

Bit<6:5>: 配置 TIM1\_CHB 比较输出值

| CMPB_VAL[1:0] |   | TIM1_CHB 比较输出值     |
|---------------|---|--------------------|
| 0             | 0 | 计数值小于比较值为 1, 大于为 0 |
| 0             | 1 | 计数值大于比较值为 1, 小于为 0 |
| 1             | 0 | 比较值匹配, 输出取反前一状态    |
| 1             | 1 | 比较值匹配, 输出保持前一状态    |

Bit<4>: TIM1\_CHB 输出控制位

- 1: TIM1\_CHB 输出打开
- 0: TIM1\_CHB 输出关闭

Bit<3>: TIM1\_CHB 输入滤波使能位

- 1: TIM1\_CHB 输入数字滤波打开
- 0: TIM1\_CHB 输入数字滤波关闭

Bit<2:1>: TIM1\_CHB 捕获模式选择位

| CAPA_MODE[1:0] |   | 捕获模式      |
|----------------|---|-----------|
| 0              | 0 | 不捕获       |
| 0              | 1 | 捕获上升沿     |
| 1              | 0 | 捕获下降沿     |
| 1              | 1 | 捕获上升沿与下降沿 |

Bit<0>: TIM1\_CHB 捕获模式使能位

- 1: TIM1\_CHB 捕获模式开
- 0: TIM1\_CHB 捕获模式关





### 3.2.41 XDATA~0xFF58/TIM1\_CNTL (Timer1 计数值寄存器低 8 位)

| 0xFF58   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1CNTL | TIM1_CNTL<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数器计数寄存器低 8 位

### 3.2.42 XDATA~0xFF59/TIM1\_CNTH (Timer1 计数值寄存器高 8 位)

| 0xFF59   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1CNTH | TIM1_CNTH<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数器计数寄存器高 8 位

### 3.2.43 XDATA~0xFF5A/TIM1\_ARRL (Timer1 自动重载寄存器低 8 位)

| 0xFF5A   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1ARRL | TIM1_ARRL<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数器自动重载值寄存器低 8 位, 需先写高 8 位再写低 8 位。

### 3.2.44 XDATA~0xFF5B/TIM1\_ARRH (Timer1 自动重载寄存器高 8 位)

| 0xFF5B   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1ARRH | TIM1_ARRH<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数器自动重载值寄存器高 8 位, 需先写高 8 位再写低 8 位。



## 3. 2. 45 XDATA~0xFF5C/TIM1\_GCMARL (Timer1 比较捕获寄存器 A 低 8 位)

| 0xFF5C     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM1GCMARL | TIM1_GCMARL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数模式下比较值, 捕获模式下 CHA 捕获值, GCMAR 低 8 位, 需先写高 8 位再写低 8 位。

## 3. 2. 46 XDATA~0xFF5D/TIM1\_GCMARH (Timer1 比较捕获寄存器 A 高 8 位)

| 0xFF5D     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM1GCMARH | TIM1_GCMARH<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数模式下比较值, 捕获模式下 CHA 捕获值, GCMAR 高 8 位, 需先写高 8 位再写低 8 位。

## 3. 2. 47 XDATA~0xFF5E/TIM1\_GCMBRL (Timer1 比较捕获寄存器 B 低 8 位)

| 0xFF5E     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM1GCMBRL | TIM1_GCMBRL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM1 计数模式下比较值, 捕获模式下 CHB 捕获值, GCMBR 低 8 位, 需先写高 8 位再写低 8 位。

## 3. 2. 48 XDATA~0xFF5F/TIM1\_GCMBRH (Timer1 比较捕获寄存器 B 高 8 位)

| 0xFF5F     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM1GCMBRH | TIM1_GCMBRH<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |



Bit<7:0>: TIM1 计数模式下比较值, 捕获模式下 CHB 捕获值, GCMBR 高 8 位, 需先写高 8 位再写低 8 位。

### 3.2.49 XDATA~0xFF60/TIM2\_FCONR (Timer2 时钟控制寄存器)

| 0XFF60    | Bit7 | Bit6         | Bit5 | Bit4 | Bit3         | Bit2 | Bit1 | Bit0 |
|-----------|------|--------------|------|------|--------------|------|------|------|
| TIM2FCONR | -    | CLK_SEL<2:0> |      |      | PRE_DIV<3:0> |      |      |      |
| 读/写       | -    | R/W          | R/W  | R/W  | R/W          | R/W  | R/W  | R/W  |
| 复位值       | X    | 0            | 0    | 0    | 0            | 0    | 0    | 0    |

Bit<6:4>: TIMER2 时钟源选择位:

| CLK_SEL<2:0> |   |   | TIMER2 时钟        |
|--------------|---|---|------------------|
| 0            | 0 | 0 | SCK0             |
| 0            | 0 | 1 | 看门狗时钟 32kHz      |
| 0            | 1 | 0 | 保留               |
| 0            | 1 | 1 | 保留               |
| 1            | 0 | 0 | TIM2_CHA 上升沿(捕获) |
| 1            | 0 | 1 | TIM2_CHB 上升沿(捕获) |
| 1            | 1 | 0 | TIM2_CHA 下降沿(捕获) |
| 1            | 1 | 1 | TIM2_CHB 下降沿(捕获) |

Bit<3:0>: TIMER2 预分频选择位

| PRE_DIV<3:0> |   |   |   | TIMER2 预分频 |
|--------------|---|---|---|------------|
| 0            | 0 | 0 | 0 | 1          |
| 0            | 0 | 0 | 1 | 2          |
| 0            | 0 | 1 | 0 | 3          |
| 0            | 0 | 1 | 1 | 4          |
| 0            | 1 | 0 | 0 | 5          |
| 0            | 1 | 0 | 1 | 6          |
| 0            | 1 | 1 | 0 | 7          |
| 0            | 1 | 1 | 1 | 8          |
| 1            | 0 | 0 | 0 | 9          |
| 1            | 0 | 0 | 1 | 10         |
| 1            | 0 | 1 | 0 | 11         |
| 1            | 0 | 1 | 1 | 12         |
| 1            | 1 | 0 | 0 | 13         |
| 1            | 1 | 0 | 1 | 14         |
| 1            | 1 | 1 | 0 | 15         |
| 1            | 1 | 1 | 1 | 16         |



## 3.2.50 XDATA~0xFF61/TIM2\_VPERR (Timer2 周期间隔响应控制寄存器)

| 0xFF61    | Bit7 | Bit6 | Bit5       | Bit4 | Bit3 | Bit2       | Bit1 | Bit0 |
|-----------|------|------|------------|------|------|------------|------|------|
| TIM2VPERR | -    | -    | PCNTE[1:0] |      | -    | PCNTS[2:0] |      |      |
| 读/写       | -    | -    | R/W        | R/W  | -    | R/W        | R/W  | R/W  |
| 复位值       | X    | X    | 0          | 0    | X    | 0          | 0    | 0    |

Bit<5:4>: 周期间隔响应计数条件选择位

| PCNTE<1:0> |   | 周期间隔响应计数条件               |
|------------|---|--------------------------|
| 0          | 0 | 有效周期选择功能无效               |
| 0          | 1 | 锯齿波计数上、下溢点或三角波波峰作为计数条件   |
| 1          | 0 | 锯齿波计数上、下溢点或三角波波谷作为计数条件   |
| 1          | 1 | 齿波计数上、下溢点或三角波波谷、波峰作为计数条件 |

注: 10 条件下由于 timer 使能后一段时间后才将周期值加载进 counter 寄存器中, 这样会导致误判第一个波谷, 可以选择软解规避; 11 条件下向下计数条件下不建议使用。

Bit<2:0>: 周期间隔响应周期

| PCNTS<2:0> |   |   | 响应周期        |
|------------|---|---|-------------|
| 0          | 0 | 0 | 1 个周期响应一次   |
| 0          | 0 | 1 | 2 个周期响应一次   |
| 0          | 1 | 0 | 4 个周期响应一次   |
| 0          | 1 | 1 | 8 个周期响应一次   |
| 1          | 0 | 0 | 16 个周期响应一次  |
| 1          | 0 | 1 | 32 个周期响应一次  |
| 1          | 1 | 0 | 64 个周期响应一次  |
| 1          | 1 | 1 | 128 个周期响应一次 |

## 3.2.51 XDATA~0xFF/TIM2\_DTUA (Timer2 死区事件寄存器)

| 0xFF62   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM2FCNR | TIM2_DTUA<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIMER2 死区时间设定值



## 3. 2. 52 XDATA~0xFF63/TIM2\_BRAKE (Timer2 刹车控制寄存器)

| 0xFF63    | Bit7    | Bit6    | Bit5    | Bit4   | Bit3    | Bit2    | Bit1    | Bit0   |
|-----------|---------|---------|---------|--------|---------|---------|---------|--------|
| TIM2BRAKE | TIB_MOE | TIB_AOE | TIB_SEL | TIB_EN | TIA_MOE | TIA_AOE | TIA_SEL | TIA_EN |
| 读/写       | R/W     | R/W     | R/W     | R/W    | R/W     | R/W     | R/W     | R/W    |
| 复位值       | 0       | 0       | 0       | 0      | 0       | 0       | 0       | 0      |

Bit<7>: TIM2\_CHB 主输出使能位 (PWM 输出时, 需要使能该位)

- 1: TIM2\_CHB 主输出有效
- 0: TIM2\_CHB 主输出关闭

注: 刹车事件有效时会立即被同步清零。根据 AOE 的选择, 通过软件置 1 或硬件自动置 1

Bit<6>: 自动输出使能位

- 1: 有刹车事件产生时, MOE 可被软件和溢出事件置 1
- 0: 有刹车事件产生时, MOE 只被软件置 1

Bit<5>: 选择 TIM2\_CHB 刹车来源

由 [TIM2\_DTR. TIB\_ADCS, TIM2\_BRAKE. TIB\_SEL] 的值共同决定 [TIB\_ADCS, TIB\_SEL]

| TIB_ADCS | TIB_SEL | TIM2_CHB 刹车来源                 |
|----------|---------|-------------------------------|
| 0        | 0       | TIM2_CHB 刹车事件选择模拟比较器 1 输出     |
| 0        | 1       | TIM2_CHB 刹车事件选择模拟比较器 0 输出条件   |
| 1        | 0       | TIM2_CHB 刹车事件选择 ADC 比较输出条件    |
| 1        | 1       | TIM2_CHB 刹车事件选择 P1.4 BRKIN 输入 |

Bit<4>: 刹车功能控制位

- 1: TIM2\_CHB 刹车有效
- 0: TIM2\_CHB 刹车无效

Bit<3>: TIM2\_CHA 主输出使能位

- 1: TIM2\_CHA 主输出有效
- 0: TIM2\_CHA 主输出关闭

注: 刹车事件有效时会立即被同步清零。根据 AOE 的选择, 通过软件置 1 或硬件自动置 1

Bit<2>: TIM2\_CHA 自动输出使能位

- 1: 有刹车事件产生时, MOE 可被软件和溢出事件置 1
- 0: 有刹车事件产生时, MOE 只被软件置 1

Bit<1>: 选择 TIM2\_CHA 刹车来源

由 [TIM2\_DTR. TIA\_ADCS, TIM2\_BRAKE. TIA\_SEL] 的值共同决定 [TIA\_ADCS, TIA\_SEL]



| TIA_ADCS | TIA_SEL | TIM2_CHA 刹车来源                 |
|----------|---------|-------------------------------|
| 0        | 0       | TIM2_CHA 刹车事件选择模拟比较器 1 输出     |
| 0        | 1       | TIM2_CHA 刹车事件选择模拟比较器 0 输出     |
| 1        | 0       | TIM2_CHA 刹车事件选择 ADC 比较输出      |
| 1        | 1       | TIM2_CHA 刹车事件选择 P1.4 BRKIN 输入 |

Bit<0>: TIM2\_CHA 刹车功能控制位

- 1: TIM2\_CHA 刹车有效
- 0: TIM2\_CHA 刹车无效

### 3.2.53 XDATA~0xFF64/TIM2\_DTR (Timer2 死区控制寄存器)

| 0xFF64  | Bit7    | Bit6    | Bit5 | Bit4   | Bit3   | Bit2   | Bit1   | Bit0   |
|---------|---------|---------|------|--------|--------|--------|--------|--------|
| TIM2DTR | TIBADCS | TIAADCS | -    | HWCPWM | DTB_HO | DTB_EN | DTA_HO | DTA_EN |
| 读/写     | R/W     | R/W     | -    | R/W    | R/W    | R/W    | R/W    | R/W    |
| 复位值     | 0       | 0       | X    | 0      | 0      | 0      | 0      | 0      |

Bit<7>: TIM2\_CHB 刹车功能控制, 见 TIM2\_BRAKE 中 TIB\_SEL 说明

Bit<6>: TIM2\_CHA 刹车功能控制, 见 TIM2\_BREAK 中 TIA\_SEL 说明

Bit<4>: 控制 GCMBR 互补模式

- 1: 硬件设定 GCMBR 互补 PWM 输出模式开
- 0: 硬件设定 GCMBR 互补 PWM 输出模式关

Bit<3>: 控制死区输出状态

- 1: 输出 B 死区置为高阻输出
- 0: 输出 B 死区置为 0 或 1(由 GPIO 输出决定)

Bit<2>: 死区控制使能

- 1: 输出 B 死区控制有效
- 0: 输出 B 死区控制无效

Bit<1>: 控制死区输出状态

- 1: 保留
- 0: 输出 B 死区置为 0 或 1(由 GPIO 输出决定)

注: 该位不能写 1, 只能写 0。功能支持, 当刹车事件有效或者死区时, PWM 的输出由对应管脚的 GPIO 设置决定, 即此时是作为普通 GPIO 使用

Bit<0>: 死区控制使能

- 1: 输出 A 死区控制有效
- 0: 输出 A 死区控制无效



## 3. 2. 54 XDATA~0xFF65/TIM2\_PCONRA (Timer2 端口 A 控制寄存器)

| 0xFF65     | Bit7      | Bit6          | Bit5 | Bit4   | Bit3       | Bit2           | Bit1 | Bit0    |
|------------|-----------|---------------|------|--------|------------|----------------|------|---------|
| TIM2PCONRA | PAINITVAL | CMPA_VAL[1:0] |      | PA_EN0 | PAFILTEREN | CAPA_MODE[1:0] |      | CAPA_EN |
| 读/写        | R/W       | R/W           | R/W  | R/W    | R/W        | R/W            | R/W  | R/W     |
| 复位值        | 0         | 0             | 0    | 0      | 0          | 0              | 0    | 0       |

Bit<7>: 设置 TIM2\_CHA 的输出控制位 (TIMER2 关时设定有效, TIMER2 开时中间设定无效)

1: TIM2\_CHA 的初始值为 1

0: TIM2\_CHA 的初始值为 0

Bit<6:5>: 配置 TIM2\_CHA 比较输出值

| CMPA_VAL[1:0] |   | TIM2_CHA 比较输出值     |
|---------------|---|--------------------|
| 0             | 0 | 计数值小于比较值为 1, 大于为 0 |
| 0             | 1 | 计数值大于比较值为 1, 小于为 0 |
| 1             | 0 | 比较值匹配, 输出取反前一状态    |
| 1             | 1 | 比较值匹配, 输出保持前一状态    |

Bit<4>: TIM2\_CHA 输出控制位

1: TIM2\_CHA 输出打开

0: TIM2\_CHA 输出关闭

Bit<3>: TIM2\_CHA 输入滤波使能位

1: TIM2\_CHA 输入数字滤波打开

0: TIM2\_CHA 输入数字滤波关闭

Bit<2:1>: TIM2\_CHA 捕获模式选择位

| CAPA_MODE[1:0] |   | 捕获模式      |
|----------------|---|-----------|
| 0              | 0 | 不捕获       |
| 0              | 1 | 捕获上升沿     |
| 1              | 0 | 捕获下降沿     |
| 1              | 1 | 捕获上升沿与下降沿 |

Bit<0>: TIM2\_CHA 捕获模式使能位

1: TIM2\_CHA 捕获模式开

0: TIM2\_CHA 捕获模式关



## 3. 2. 55 XDATA~0xFF66/TIM2\_PCONRB (Timer2 端口 B 控制寄存器)

| 0xFF66     | Bit7      | Bit6          | Bit5 | Bit4   | Bit3       | Bit2           | Bit1 | Bit0    |
|------------|-----------|---------------|------|--------|------------|----------------|------|---------|
| TIM2PCONRB | PBINITVAL | CMPB_VAL[1:0] |      | PB_EN0 | PBFILTEREN | CAPB_MODE[1:0] |      | CAPB_EN |
| 读/写        | R/W       | R/W           | R/W  | R/W    | R/W        | R/W            | R/W  | R/W     |
| 复位值        | 0         | 0             | 0    | 0      | 0          | 0              | 0    | 0       |

Bit<7>: 设置 TIM2\_CHB 的输出位 (TIMER2 关时设定有效, TIMER2 开时中间设定无效)

1: TIM2\_CHB 的初始值为 1

0: TIM2\_CHB 的初始值为 0

Bit<6:5>: 配置 TIM2\_CHB 比较输出值

| CMPB_VAL[1:0] |   | TIM2_CHB 比较输出值     |
|---------------|---|--------------------|
| 0             | 0 | 计数值小于比较值为 1, 大于为 0 |
| 0             | 1 | 计数值大于比较值为 1, 小于为 0 |
| 1             | 0 | 比较值匹配, 输出取反前一状态    |
| 1             | 1 | 比较值匹配, 输出保持前一状态    |

Bit<4>: TIM2\_CHB 输出控制位

1: TIM2\_CHB 输出打开

0: TIM2\_CHB 输出关闭

Bit<3>: TIM2\_CHB 输入滤波使能位

1: TIM2\_CHB 输入数字滤波打开

0: TIM2\_CHB 输入数字滤波关闭

Bit<2:1>: TIM2\_CHB 捕获模式选择位

| CAPA_MODE[1:0] |   | 捕获模式      |
|----------------|---|-----------|
| 0              | 0 | 不捕获       |
| 0              | 1 | 捕获上升沿     |
| 1              | 0 | 捕获下降沿     |
| 1              | 1 | 捕获上升沿与下降沿 |

Bit<0>: TIM2\_CHB 捕获模式使能位

1: TIM2\_CHB 捕获模式开

0: TIM2\_CHB 捕获模式关





### 3. 2. 56 XDATA~0xFF68/TIM2\_CNTRL (Timer2 计数值寄存器低 8 位)

| 0xFF68    | Bit7            | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|-----------|-----------------|------|------|------|------|------|------|------|
| TIM1CNTRL | TIM2_CNTRL<7:0> |      |      |      |      |      |      |      |
| 读/写       | R/W             | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值       | 0               | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM2 计数器计数寄存器低 8 位

### 3. 2. 57 XDATA~0xFF69/TIM2\_CNTH (Timer2 计数值寄存器高 8 位)

| 0xFF69   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM1CNTH | TIM2_CNTH<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM2 计数器计数寄存器高 8 位

### 3. 2. 58 XDATA~0xFF6A/TIM2\_ARRL (Timer2 自动重载寄存器低 8 位)

| 0xFF6A   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM2ARRL | TIM2_ARRL<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM2 计数器自动重载值寄存器低 8 位, 需先写高 8 位再写低 8 位。

### 3. 2. 59 XDATA~0xFF6B/TIM2\_ARRH (Timer2 自动重载寄存器高 8 位)

| 0xFF6B   | Bit7           | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|----------|----------------|------|------|------|------|------|------|------|
| TIM2ARRH | TIM2_ARRH<7:0> |      |      |      |      |      |      |      |
| 读/写      | R/W            | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值      | 0              | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

Bit<7:0>: TIM2 计数器自动重载值寄存器高 8 位, 需先写高 8 位再写低 8 位。



### 3. 2. 60 XDATA~0xFF6C/TIM2\_GCMARL (Timer2 比较捕获寄存器 A 低 8 位)

| 0XFF6C     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM2GCMARL | TIM2_GCMARL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIM2 计数模式下比较值，捕获模式下 CHA 捕获值，GCMAR 低 8 位，需先写高 8 位再写低 8 位。

### 3. 2. 61 XDATA~0xFF6D/TIM2\_GCMARH (Timer2 比较捕获寄存器 A 高 8 位)

| 0XFF6D     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM2GCMARH | TIM2_GCMARH<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIM2 计数模式下比较值，捕获模式下 CHA 捕获值，GCMAR 高 8 位，需先写高 8 位再写低 8 位。

### 3. 2. 62 XDATA~0xFF6E/TIM1\_GCMBRL (Timer2 比较捕获寄存器 B 低 8 位)

| 0XFF6E     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM2GCMBRL | TIM2_GCMBRL<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIM2 计数模式下比较值，捕获模式下 CHB 捕获值，GCMBR 低 8 位，需先写高 8 位再写低 8 位。

### 3. 2. 63 XDATA~0xFF6F/TIM2\_GCMBRH (Timer3 比较捕获寄存器 B 高 8 位)

| 0XFF6F     | Bit7             | Bit6 | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------------------|------|------|------|------|------|------|------|
| TIM2GCMBRH | TIM2_GCMBRH<7:0> |      |      |      |      |      |      |      |
| 读/写        | R/W              | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值        | 0                | 0    | 0    | 0    | 0    | 0    | 0    | 0    |

TIM2 计数模式下比较值，捕获模式下 CHB 捕获值，GCMBR 高 8 位，需先写高 8 位再写低 8 位。



## 3. 2. 64 XDATA~0xFF85/BORLVD\_CR (BORLVD 控制寄存器)

| 0xFF85    | Bit7          | Bit6 | Bit5 | Bit4   | Bit3          | Bit2 | Bit1 | Bit0   |
|-----------|---------------|------|------|--------|---------------|------|------|--------|
| BORLVD_CR | BOR_VSEL<2:0> |      |      | BOR_EN | LVD_VSEL<2:0> |      |      | LVD_EN |
| 读/写       | R/W           | R/W  | R/W  | R/W    | R/W           | R/W  | R/W  | R/W    |
| 复位值       | 0             | 0    | 0    | 1      | 0             | 0    | 0    | 1      |

Bit<7:5>: BOR 电压点选择位

| BOR_VSEL<2:0> |   |   | 电压点        |
|---------------|---|---|------------|
| 0             | 0 | 0 | 2.19V(默认值) |
| 0             | 0 | 1 | 2.51V      |
| 0             | 1 | 0 | 2.88V      |
| 0             | 1 | 1 | 3.58V      |
| 1             | 0 | 0 | 4.21V      |
| 其他            |   |   | 保留         |

Bit<4>: BOR 使能控制位

- 1: 使能
- 0: 关闭

Bit<3:1>: LVD 电压点选择位

| LVD_VSEL<2:0> |   |   | 电压点        |
|---------------|---|---|------------|
| 0             | 0 | 0 | 2.32V(默认值) |
| 0             | 0 | 1 | 2.75V      |
| 0             | 1 | 0 | 3.03V      |
| 0             | 1 | 1 | 3.81V      |
| 1             | 0 | 0 | 4.54V      |
| 其他            |   |   | 保留         |

Bit<0>: LVD 使能控制位

- 1: 使能
- 0: 关闭

## 3. 2. 65 XDATA~0xFF86/BORLVD\_STAT (BORLVD 状态寄存器)

| 0xFF86 | Bit7 | Bit6 | Bit5 | Bit4   | Bit3    | Bit2 | Bit1 | Bit0    |
|--------|------|------|------|--------|---------|------|------|---------|
| STAT   | -    | -    | -    | IE_LVD | STATBOR | -    | -    | STATLVD |
| 读/写    | -    | -    | -    | R/W    | R/W     | -    | -    | R       |
| 复位值    | X    | X    | X    | 0      | 0       | X    | X    | 0       |

Bit<4>: LVD 中断控制位

- 1: 使能



0: 关闭

Bit<3>: BOR 输出状态位

1: BOR 发生

0: BOR 没有发生

Bit<0>: LVD 输出状态位 (该标志位只能读, 不能清除)

1: 检测到 LVD 事件

0: 没有 LVD 事件发生

### 3.2.66 XDATA~0xFF88/IMO\_CR (IMO 控制寄存器)

| 0xFF88 | Bit7    | Bit6    | Bit5 | Bit4 | Bit3     | Bit2 | Bit1 | Bit0   |
|--------|---------|---------|------|------|----------|------|------|--------|
| IMOCR  | EXT_SEL | FX2_SEL | -    | -    | IMOTSTEN | -    | -    | IMO_EN |
| 读/写    | R/W     | R/W     | -    | -    | R/W      | -    | -    | R/W    |
| 复位值    | 0       | 0       | X    | X    | 0        | X    | X    | 1      |

Bit<7:6>: 系统时钟源选择位

| EXT_SEL | FX2_SEL | 时钟源           |
|---------|---------|---------------|
| 0       | X       | 选择内部 8MHz 时钟  |
| 0       | 1       | 保留, 不可使用      |
| 1       | 1       | 选择内部 16MHz 时钟 |

Bit<3>: 32K 时钟测试功能选择位

1: 32K 时钟测试功能打开, 选择 32K 时钟到 P03 口

0: 32K 时钟测试功能关闭

注: 使用时钟测试功能之前, 要把 P0.3 的 GPIO 复用功能打开。IMO 测试功能使能时优先级比 TIM2\_CHA 优先级高。

Bit<0>: 写模式下 (读模式下-IMO 关闭)

1: 关闭 IMO

0: 使能 IMO

### 3.2.67 XDATA~0xFF97/DAC\_BUF1CR1 (OFFSET 修调配置寄存器 1)

| 0xFF97     | Bit7 | Bit6  | Bit5     | Bit4      | Bit3 | Bit2 | Bit1 | Bit0 |
|------------|------|-------|----------|-----------|------|------|------|------|
| DACBUF1CR1 | -    | ENBUF | ENBUFDIV | OPT0[4:0] |      |      |      |      |
| 读/写        | -    | R/W   | R/W      | R/W       | R/W  | R/W  | R/W  | R/W  |
| 复位值        | X    | 0     | 0        | 0         | 0    | 0    | 0    | 0    |

Bit<6>: BUFFER 使能端口, 高电平有效

Bit<5>: 使能 BUFFER 的分压电阻, 高有效



Bit<4:0>: 分压档位选择

- 1: 1~20 当 EXC\_V1P2\_VDD 选择 0 时, 计算公式为  $OPT0/20*1.2V$   
当 EXC\_V1P2\_VDD 选择 1 时, 计算公式为  $OPT0/20*VDD$ 。

0: 选择 GND

### 3.2.68 XDATA~0xFF9C/BUF\_OSN (比较器 BUFFER N 端修调配置寄存器)

| 0xFF9C | Bit7      | Bit6     | Bit5         | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-----------|----------|--------------|------|------|------|------|------|
| BUFOSN | ENCMPBUFS | BUFOSLCN | BUF_OSN<5:0> |      |      |      |      |      |
| 读/写    | R/W       | R/W      | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0         | 0        | 0            | 0    | 0    | 0    | 0    | 0    |

Bit<7>: 比较器参考 buffer 测试使能

- 1: 测试模式
- 0: 正常模式

Bit<6>: 比较器参考 buffer 的 N 端最低修调位

Bit<5:0>: 比较器参考 buffer 的 N 端 6 至 1 修调位

### 3.2.69 XDATA~0xFF9D/BUF\_OSP (比较器修调配置寄存器)

| 0xFF9D | Bit7      | Bit6      | Bit5         | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|--------|-----------|-----------|--------------|------|------|------|------|------|
| BUFOSP | LVDREFSEL | BUFOSLCSP | BUF_OSP<5:0> |      |      |      |      |      |
| 读/写    | R/W       | R/W       | R/W          | R/W  | R/W  | R/W  | R/W  | R/W  |
| 复位值    | 0         | 0         | 0            | 0    | 0    | 0    | 0    | 0    |

Bit<7>: LVD 比较器参考电压来源配置

- 1: 选择采用比较器里经过参考 BUFFER 的电压 (有修调)
- 0: 选择 BG 电压 (没有修调)

Bit<6>: 比较器参考 buffer 的 P 端最低修调位

Bit<5:0>: 比较器参考 buffer 的 P 端 6 至 1 修调位

### 3.2.70 XDATA~0xFF9E/DAC\_BUF2 (OFFSET 修调配置寄存器 2)

| 0xFF9E  | Bit7 | Bit6       | Bit5 | Bit4 | Bit3 | Bit2 | Bit1 | Bit0 |
|---------|------|------------|------|------|------|------|------|------|
| DACBUF2 | -    | EXCV1P2VDD | -    | -    | -    | -    | -    | -    |
| 读/写     | -    | R/W        | -    | -    | -    | -    | -    | -    |
| 复位值     | X    | 0          | X    | X    | X    | X    | X    | X    |



Bit<6>: 电阻分压源头切换控制(当为 1 时, 必须把 BUFFER 关闭, 也就是 EN\_BUF 为 0)


1: 选择 VDD 分压

0: 选择 1.2V 分压

## 3.3 I/O 端口

### 3.3.1 GPIO 内部结构图

以下内部结构图仅供参考理解，并不代表实际电路。




I/O 控制寄存器/数据寄存器/上拉/下拉结构电路

### 3.3.2 配置 I/O 口

每个 I/O 的配置都需要使用两个寄存器进行配置。

以 PT0 口为例，配置 PT0 口需要使用 PT0\_DM0 和 PT0\_DM1 两个寄存器进行配置，如下图所示：



即 P0\_DM0 的第 0 位和 P0\_DM1 的第 0 位合起来配置 P00 的模式；

即 P0\_DM0 的第 1 位和 P0\_DM1 的第 1 位合起来配置 P01 的模式；



GPIO 模式的配置说明如下表和下图所示：

| Px_DM1 | Px_DM0 | 驱动模式  | 施密特开关 | 应用场景                     |
|--------|--------|---|-------|--------------------------|
| 0      | 0      | 配置 Px 的对应 I/O 为高阻输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值   | ON    | 数字输入/<br>UART RX         |
| 0      | 1      | 配置 Px 的对应 I/O 为强推挽输出，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值 | OFF   | 数字输出/<br>UART TX/<br>PWM |
| 1      | 0      | 配置 Px 的对应 I/O 为模拟输入，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值  | OFF   | 模拟信号                     |
| 1      | 1      | 配置 Px 的对应 I/O 为开漏低输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值  | ON    | I2C                      |

注意：当 GPIO 配置成开漏低输出时，需要配合使能内部上拉或接外部上拉，此时如果管脚输出低电平，则在该管脚上会形成上拉电阻到地的通路，会有大概  $VDD/10K$  的电流（比如 5V 电源供电，则会有 500uA 电流）通过。在系统进入 deepsleep 时需要注意开漏的管脚要避免输出低电平。

### 3.3.3 外设功能管脚

芯片支持数字外设功能使用不同的管脚位置，通过 Px\_GE, PT\_SEL, PER0\_PEN 和 PER1\_PEN 寄存器来进行设置。完整的管脚映射见第 3 章中脚位图。

- Px\_GE 相应 bit 为 1 时使能对应管脚的数字外设功能，否则对应管脚为普通的 GPIO 功能。
- PT\_SEL 寄存器可以修改部分数字外设的管脚位置，具体见寄存器说明。
- PER0\_PEN 和 PER1\_PEN 寄存器用来使能部分数字外设的管脚功能。

### 3.3.4 外设功能管脚

芯片支持数字外设功能使用不同的管脚位置，通过 Px\_GE, PT\_SEL, PER0\_PEN 和 PER1\_PEN 寄存器来进行设置。完整的管脚映射见第 3 章中脚位图。

- Px\_GE 相应 bit 为 1 时使能对应管脚的数字外设功能，否则对应管脚为普通的 GPIO 功能；
- PT\_SEL 寄存器可以修改部分数字外设的管脚位置，具体见寄存器说明；





- PER0\_PEN 和 PER1\_PEN 寄存器用来使能部分数字外设的管脚功能。

## 3.4 CPU 内核概述

处理器采用了一些体系结构上的优化，相比传统的 8051 在性能上面有了很大的提升。芯片内部的 ALU 配

合内部的 ACC (0xE0), B (0xF0), PSW (0xD0) 寄存器可以实现各种 8 位运算操作。ALU 可以进行典型操作如下：

- 基本算术运算：加法、减法、乘法、除法
- 其他算术运算：自加、自减、BCD 调整、比较
- 逻辑运算：与、或、异或、取反、移位
- 布尔比特运算：置位、清零、取反、按位判断跳转、进位操作

还有一些 8051 核内部使用的寄存器可以通过 SFR 地址访问，包括 SP、DPL0/1、DPH0/1、DPS 等。

## 3.5 FLASH 控制器

本芯片内部实现了一个大小为 4KB 的 FLASH 存储器，编程次数可达 1000 次。其中包含了 4K 字节(2K\*16bit)的主存储区域，用来存放程序；32 字节(16\*16bit)的 Information 区域，用来存放 FT 测试时的修调数据。FLASH 控制器用来控制 8051 访问的 FLASH 存储器的读时序和编程器通过编程接口编程 FLASH 存储器。

## 3.6 中断控制器

### 3.6.1 概述

XC8F9262 支持多达 14 个中断源。每个中断源都有独立的中断使能信号，可以通过软件来控制其使能开关。中断控制器有以下特性：

- 从 14 个中断源接收中断
- 每个中断有固定的中断号，中断号越小优先级越高，同时可根据需要配置寄存器提高中断号大的中断源的优先级。
- 中断延时：5~8 机器周期



## 3.6.2 GPIO 中断

GPIO 中断来自引脚，可以根据寄存器配置来选择中断发生的条件。GPIO 中断可以通过 Px\_IC0/1 来选择中断触发条件。寄存器 Px\_FLAG 保存每个中断的中断标志。



## 3.6.3 中断向量表

中断控制器支持 14 个中断源。当中断发生且中断使能之后，跳转到对应向量地址去执行 LCALL 指令来进入中断服务程序。

| 中断源    | 中断号 | 中断地址  | 中断等级 | 说明          |
|--------|-----|-------|------|-------------|
| LVD    | 0   | 0003H | 低    | 低电压检测中断     |
| P0     | 1   | 000BH | 低    | GPIO0 脚中断   |
| P1     | 2   | 0013H | 低    | GPIO1 脚中断   |
| P2     | 3   | 001BH | 低    | GPIO2 脚中断   |
| -      | 4   | -     | 低    | 保留          |
| SCK3   | 5   | 002BH | 低    | SCK3 时钟有效中断 |
| Timer0 | 6   | 0033H | 低    | 定时器 0 中断    |
| Timer1 | 7   | 003BH | 低    | 定时器 1 中断    |
| Timer2 | 8   | 0043H | 低    | 定时器 2 中断    |
| -      | 9   | -     | 低    | 保留          |
| ADC    | 10  | 0053H | 低    | ADC 转换完成中断  |
| CMPO   | 11  | 005BH | 低    | 模拟比较器 0 中断  |
| CMP1   | 12  | 0063H | 低    | 模拟比较器 1 中断  |
| I2C    | 13  | 006BH | 低    | I2C 状态中断    |
| UART0  | 14  | 0073H | 低    | UART0 状态中断  |
| -      | 15  | -     | 低    | 保留          |
| -      | 16  | -     | 低    | 保留          |
| WDT    | 17  | 008BH | 低    | 看门狗中断       |

## 3.6.4 中断向量表

每个中断有一个唯一的中断优先级编号。中断优先级编号越小，中断的优先级更高。同时可根据需要配置寄存器提高中断号大的中断源的优先级。每个中断有一个中断屏蔽位，用户通过设置中断屏蔽位可以屏蔽对应的中断。

## 3.7 复位


复位源有 5 个，软复位，以及四个全局复位包括 POR 复位、BOR 复位、引脚复位、看门狗复位。

### 3.7.1 引脚复位

P00 脚可以用作引脚复位，复位状态下 P00 默认用作普通 GPIO，通过软件配置相关寄存器可以使 P00 用作引脚复位。引脚复位低有效，复位持续 2-3 个 32K 时钟周期(约 100us)。

### 3.7.2 看门狗复位

看门狗定时器由 16 位睡眠定时器和 2 位看门狗定时器组成，如果看门狗使能且计数到 3 并溢出的话那么会触发看门狗复位。看门狗复位如果被触发会保持至少 1 个 32K 时钟周期。看门狗计数器可以通过写一个特殊寄存器 WDCLR 来清零。睡眠计数器也可以通过写 WDCLR 来清零。



### 3.7.3 欠压复位

芯片内建欠压复位 (BOR) 模块，如果检测到了电源电压低于欠压复位所设定的点会触发欠压复位。欠压复位模块复位后默认使能，只要发生上电复位该模块都会处于使能状态。欠压电压 5 档可调。



## 3.8 睡眠、省电模式

XC8F9262 有两种低功耗模式来优化设备功耗：


- 睡眠模式
- 深度睡眠模式

这两种模式下程序都停止运行。

| 外设           | 睡眠模式            | 深度睡眠模式                    |
|--------------|-----------------|---------------------------|
| CPU          | 停止              | 停止                        |
| RAM          | 保持              | 保持                        |
| 睡眠定时器        | 运行              | 运行                        |
| 看门狗          | 运行              | 运行                        |
| 定时器 0~2      | 运行              | 停止                        |
| ADC          | 运行              | 停止                        |
| 比较器          | 运行              | 停止                        |
| UART         | 运行              | 停止                        |
| I2C          | 运行              | 停止                        |
| 内部 16MHz 振荡器 | 运行              | 停止                        |
| 内部 32KHz 振荡器 | 运行              | 运行                        |
| I/O 口        | 保持              | 保持                        |
| 其他外设         | 运行              | 停止                        |
| 唤醒条件         | 引脚复位、看门狗复位，所有中断 | 引脚复位，看门狗复位，引脚中断唤醒，睡眠定时器中断 |

### 3.8.1 睡眠模式

写 SCR 寄存器 SLEEP=1 且 SLEEPDEEP=0 进入到睡眠模式。该模式下，内部 16MHz 晶振保持工作。同时继续给外设提供时钟，但是 CPU 时钟停止。该模式可以通过复位和中断唤醒，如果使用复位唤醒，那么整个系统会复位而初始化。




### 3.8.2 深度睡眠模式

深度睡眠模式通过写 SCR 的 SLEEP=1 且 SLEEPDEEP=1 进入。该模式下，16MHz 主振荡器停止工作，32KHz 低功耗振荡器继续工作。系统时钟和外设时钟停止，但是睡眠定时器和看门狗继续工作。

### 3.8.3 深度睡眠模式唤醒

深度睡眠模式可以通过复位和中断唤醒。复位重新初始化所有的控制寄存器，所以重新工作。振荡器的重新工作需要一定时间的延时。下面的图描述了深度休眠唤醒的时序。



### 3.8.4 睡眠定时器中断


看门狗内部实现了一个 16 位的睡眠向上计数器，该定时器用作看门狗的预分频同时也可以作用定时功能。可以产生中断，中断使能可以控制。该定时器有两种用法，第一种 SLPACSEL 等于 0 时，通过 SLPINTS 选择固定的定时周期，第二种 SLPACSEL 等于 1 时，选择对于的溢出值来产生中，溢出值通过 SLPACPRD[10: 0]来配置(备注：当选用第二种配置方法时，实际溢出值为配置值加 1 个 32K 时钟周期)。

## 3.9 时钟

### 3.9.1 概述

系统有两个时钟源，来自内部的 16MHz 高速 RC 振荡器和内部 32KHz 低速 RC 振荡器。

### 3.9.2 结构框图



外设时钟源表：

| 外设       | 总线时钟      | 工作时钟   |
|----------|-----------|--|
| CPU      | HCLK_CORE | HCLK_CORE  |
| RAM      | HCLK_SRAM | HCLK_SRAM  |
| 睡眠定时器    | HCLK_MEM  | CLK_32K  |
| 看门狗      | HCLK_MEM  | CLK_32K  |
| 定时器 0~2  | HCLK_MEM  | SCK0/CLK_32K                                     |
| ADC      | SCK0      | SCK0   |
| 比较器 0/1  | HCLK_CORE | SCK0   |
| UART     | HCLK_CORE | SCK1/SCK2/SCK3                                   |
| I2C      | HCLK_CORE | SCK1/SCK2  |
| GPIO     | HCLK_MEM  | DPx_DI 采样和中断检测 FCLK<br>ADC_ETR 和 BRKIN 异步打拍 FCLK |
| 其他外设     | -         | -  |
| ANA_CTRL | HCLK_MEM  | -  |



## 3.9.3 CPU 时钟

CPU 时钟源来自系统时钟 SYSCLK，分频比可以通过寄存器配置为 1、2、4、8、16、32、64、128。CPUCLK 时钟提供 8051 内核工作时钟。

## 3.9.4 SCSK1、SCK23、SCK3 时钟

- SCK1 和 SCK2 都自带 1 到 16 分频可配，每个都带使能控制。
- SCK3 有 3 个时钟源，分别可以来自 SYSCLK，SCK1，SCK2。SCK3 带一个使能控制，通过使能位可以控制 SCK3 时钟的开关。SCK3 时钟自带一个中断，可以单独使能，每次当 SCK3 的上升沿到来的时候产生一次中断，用户可用该中断来做定时器。

注意：SCK3 还作为 MTP 烧录时 MTP IP 所需要的时钟，MTP IP 要求的时钟周期范围 10~15us，典型值 12.5us，我们电路实现上使用的是 SCK3 时钟的二分频。SCK3 的复位默认值为 160K，二分频后 80KHz，周期 12.5us，对应 MTP IP 要求的典型值。所有的烧录方式包括 ICP/IAP 等，在开始烧录之前都需要确保 SCK3 打开并且周期为 160KHz，否则 MTP 的烧录不可靠。

## 3.9.5 32K 时钟

如果 SYSCLK 域使用了，32K 时钟(来自 ILO)会同步到 SYSCLK






## 3.10 8-Bit 基本计数器

### 3.10.1 概述

8 位基本定时器内部包含一个 8 位自动重装向上计数器，带预分频。可以用作基本的间隔定时器中断，计时溢出可以产生中断。主要特性如下：

- 8-bit 自动重装向上计数器
- 3-bit 可编程预分频，分频比 1, 2, 4, 8, 16, 32, 64, 128
- 计数器溢出产生中断同时重装计数器
- 计数时钟可选 SCK0 时钟，32KHz 看门狗时钟

8Bit 计数器结构框图：





## 3.11 16-Bit 高级计数器

### 3.11.1 概述


高级定时器是一个包含两个定时器 TIMER1/2。TIMER1/2 是功能相同的高级计数器，可用于产生不同形式的时钟波形，一个定时器可以产生同频的一组互补 PWM 或者 2 路 PWM 独立输出。可以捕获外界输入进行脉冲宽度或周期测量。

### 3.11.2 主要特征如下

- 内置 16 位计数器，向上或者向下计数，自动重装
- 支持三角波 A 计数模式和锯齿波计数模式
- 支持计数周期自动重装
- 支持 6 种时钟源
  - 系统时钟: SCK0
  - 32KHz 时钟
  - 定时器输入通道 A 上升沿(需要打开捕获功能)
  - 定时器输入通道 B 上升沿(需要打开捕获功能)
  - 定时器输入通道 A 下降沿(需要打开捕获功能)
  - 定时器输入通道 B 下降沿(需要打开捕获功能)
- 时钟源预分频，分频系数 1~16
- 输入捕获(上升沿，下降沿和双沿)和比较输出功能
- 对输入沿计数，可选上升沿，下降沿和双沿
- 刹车输入，可以将 TIMER1/2 的输出置为特定的状态
- 支持输入捕获功能和比较输出功能的周期间隔相应，响应间隔周期为 1、2、4、8、16、32、64、128
- 支持 timer2 捕获 timer1
- 支持 PWM 输出功能
  - 可输出 2 路独立 PWM 或者 1 路互补 PWM，互补输出可编程死区
  - 支持刹车功能，刹车输入包括：比较器输出，ADC 输出，外部引脚 BKIN 输入

- 影子寄存器，计数周期只有按顺序写入才能更新
- 支持三角波 A 模式和锯齿波模式的 PWM 输出控制
- 中断，在以下事件产生中断：
  - 计数器上溢或下溢
  - 输入捕获
  - 比较输出
  - 刹车产生

### 3.11.3 16Bit 计数器结构框图




### 3.11.4 基本波形模式

TIMER1/2 有 2 种基本计数波形模式，锯齿波模式和三角波 A 模式。

- 锯齿波模式：
  - 向上计数：计数器每节拍增加 1，直至等于计数周期值时重载为 0；
  - 向下计数：计数器每节拍减少 1，直至为 0 时自动加载计数周期值；
- 三角波 A 模式：
  - 向上计数：计数器每节拍增加 1，直至等于计数周期值时计数器每节拍减少 1，直至为 0。
  - 向下计数：计数器每节拍减少 1，直至等于 0 时计数器每节拍增加 1，直至为计数周期值。


锯齿波和三角波 A 的基本波形如所示。三角波 A 模式一个周期只发生一次缓存传送(谷点)。



### 3.11.5 比较输出

TIMER1/2 一个定时器有 2 个比较输出端口 (`TIMx_CHA`、`TIMx_CHB`)，可在计数值与计数基准值比较匹配时输出指定的电平。`GCMAR`、`GCMBR` 寄存器分别对应了 `TIMx_CHA`、`TIMx_CHB` 的计数比较基准值。当计数器的计数值和 `GCMAR` 相等时，`TIMx_CHA` 端口输出指定的电平；当计数器的计数值和 `GCMBR` 相等时，`TIMx_CHB` 端口输出指定电平。


`TIMx_CHA`、`TIMx_CHB` 端口的计数起始电平和计数比较匹配时的电平 `TIM1_PCONRA`、`PA_INITVAL` 和 `TIM1_PCONRA`、`CAPA_OUT` 定义。图为比较输出的动作例。



## 3.11.6 捕获输入

TIMER1/2 都具有捕获输入功能，具备 2 组捕获输入寄存器 (GCMAR\_S、GCMBR\_S)，用于保存捕获到的计数值。设定端口控制寄存器 (PCONRA/ PCONRB) 的 capa\_en/capb\_en 位为 1，对应端口的捕获输入功能就有效了。当设定了对应的捕获输入条件且该条件有效时，当前的计数值就被保存到相应的寄存器 (GCMAR\_S、GCMBR\_S) 中。每组捕获输入的条件可选 TIMx\_CHA 或 TIMx\_CHB 的上升沿，下降沿或上升下降沿，通过 CAPA\_MODE/CAPB\_MODE 来设定对应端口的捕获条件。图为捕获输入的动作例。

- 捕获是根据外部信号的沿采样内部计数器的值，TIM1\_ARR\_L 和 TIM1\_ARR\_H 这两个寄存器决定了定时器内部计数器的溢出时间，捕获模式要设置，建议两个寄存器都设置成 0xFF，捕获模式推荐使用三角波模式 A，三角波模式 A 的捕获图参考下图。
- 捕获模式读取这两个寄存器的值要把 TIMx\_CR 的 SEL\_SREG 设置成 0 才能读到真的捕获值，否则读取的是配置寄存器时写入的 GCMAR 和 GCMBR 值。SEL\_SREG 只影响这两个寄存器的读，捕获模式下写这两个寄存器没有意义。



## 3.11.7 时钟源选择、计数方向

Timer1/2 的计数时钟可以有以下几种选择：（需要打开捕获功能）

- 系统时钟 (SCK0)
- 内部低速 RC 振荡器 32kHz 时钟



- 时钟分频 1-16 可选
- 可选输入 CHA/CHB 作为时钟，此时可对 CHA/CHB 沿(上升沿，下降沿可选)计数

注：需要打开捕获功能

TIMER1/2 的计数器计数方向可通过软件方式改变。不同波形模式时，改变计数方向的方法略有不同。

### 3.11.8 锯齿波、三角波计数方向

锯齿波计数方向：

- 锯齿波模式时，计数方向可在计数器计数中或停止时设定。

在向上计数中时，设定 GCONR.DIR=0(向下计数)，则计数器计数到上溢后变为向下计数模式。

在向下计数中时，设定 GCONR.DIR=1(向上计数)，则计数器计数到下溢后变为向上计数模式。

在计数停止时，设定 GCONR.DIR 位。则计数开始后直至上溢或下溢时，GCONR.DIR 的设定才会反映到计数中。

三角波计数方向：

- 三角波模式时，计数方向只能在计数器停止时设定。


在计数中设定计数方向无效。在计数停止时，设定 CR.DIR 位。则计数开始后直至上溢或下溢时，CR.DIR 的设定才会反映到计数中。

## 3.11.9 数字滤波、软件同步

TIMER1/2 的 TIMX\_CHA、TIMX\_CHB 端口输入都有数字滤波功能。可通过设定 PA\_FILTER\_EN/PB\_FILTER\_EN 开启对应端口的滤波功能。滤波时钟为计数器当前工作时钟。


在滤波采样基准时钟采样到端口上 3 次一致的电平时，该电平被当作有效电平传送到模块内部；小于 3 次一致的电平会被当作外部干扰滤掉，不传送到模块内部。其动作例如所示。

数字滤波也用于对电压比较器传过来的信号滤波，通过 CHA\_FILTER\_EN/THB\_FILTER\_EN 开启，此时滤波时钟为系统时钟。



软件同步：

- TIMER1/2 可通过设定软件同步启动寄存器 (SSTAR)，实现目标 TIMER1/2 的同步启动。



软件同步停止：

TIMER1/2 可通过设定软件同步停止寄存器 (SSCONR)，实现目标 TIMER1/2 的同步停止，此时计数器处于暂停状态，对同步启动寄存器 (SSCONR) 写 1 可以继续计数。

软件同步清零：



TIMER1/2 可通过设定软件同步清零寄存器 (SSCONR)，实现目标 TIMER1/2 的同步清零，此时计数器会复位到初始状态。

若设定 SSCONR，即可实现 TIMER1/2 的软件同步启动。


软件同步动作相关寄存器 (SSCONR) 是一组独立于 TIMER1/2 外、各个 TIMER 间共用的寄存器，这组寄存器的各个位只在写 1 时有效，写 0 无效。在读取 SSCONR 寄存器时，会读出 0。

### 3.11.10 缓存功能

缓存动作是指在缓存传送时间点，发生以下事件：

- a. 通用周期基准值缓存寄存器 (TIMx\_ARRL、TIMx\_ARRH) 的值自动传送到通用周期基准值寄存器 (TIMx\_ARRL\_S、TIMx\_ARRH\_S) 中；
- b. 通用比较基准值缓存寄存器 (GCMAR、GCMBR) 的值自动传送到通用比较基准值寄存器 (GCMAR\_S、GCMBR\_S) 中 (比较输出时)；
- c. 通用比较基准值寄存器 (GCMAR、GCMBR) 的值自动传送到通用比较基准值缓存寄存器 (GCMAR\_S、GCMBR\_S) 中 (捕获输入时)；

如图所示，是比较输出动作时、通用比较基准值寄存器的单缓存方式的时序图。从中可以看到，在计数期间改变通用比较基准值寄存器 (GCMAR) 的值可以调整输出占空比，改变通用周期基准值寄存器 (TIMx\_ARRL、TIMx\_ARRH) 的值可以调整输出周期。







## 缓存传送时间点：

周期值缓存传送时间点为锯齿波时递加计数上溢点或递减计数下溢点、三角波 A 时计数谷点。

锯齿波模式时，缓存传送发生在上溢点或下溢点。

三角波 A 模式时，缓存传送发生在计数谷点。

捕获输入动作缓存传送时间点为捕获输入动作时。


在锯齿波计数模式或硬件计数模式时，正常的比较输出动作期间若有清零动作产生，通用周期基准值、通用比较基准值、等会根据相应的缓存动作设定状况发生一次缓存传送。

## 3.12 通用 PWM 输出

### 3.12.1 独立 PWM、互补 PWM 输出

#### 独立 PWM 输出：

每个定时器的 2 个端口 TIMx\_CHA、TIMx\_CHB 能独立的输出 PWM 波。如图所示，定时器 Timer1 的 CHA 端口输出 PWM 波。（PWM 输出时，需要使能 TIx\_MOE 位）




#### 互补 PWM 输出：

TIMx\_CHA 端口和 TIMx\_CHB 端口，在不同的模式下可组合输出互补 PWM 波形。（PWM 输出时，需要使能 TIx\_MOE 位）


#### 软件设定 GCMBR 互补 PWM 输出

软件设定 GCMBR 互补 PWM 输出是指在锯齿波模式和三角波 A 模式下，用于 TIMx\_CHB 端口波形输出的通用比较基准值寄存器 (GCMBR) 的值由寄存器直接设定，与通用比较基准值寄存器 (GCMAR) 的值没有直接关系。下图为软件设定 GCMBR 互补 PWM 波的示例。



## 硬件设定 GCMBR 互补 PWM 输出


硬件设定 GCMBR 互补 PWM 输出是指在三角波 A 模式、三角波 B 模式下，用于 TIMx\_CHB 端口波形输出的通用比较基准值寄存器 (GCMBR) 的值由通用比较基准值寄存器 (GCMAR) 和死区时间基准值寄存器 (DTUA) 的值运算决定。图为硬件设定 GCMBR 互补 PWM 波输出例。死区时间基准值寄存器 (DTUA) 为 8bit，调整范围为 0~255。（PWM 输出时，需要使能 TIx\_MOE 位）



## 3.12.2 周期间隔响应

Timer1/2 的通用比较基准值寄存器 (GCMAR, GCMBR)，在计数比较匹配时可分别产生专用有效请求信号。该请求信号可以每间隔几个周期后产生一次有效的请求信号。通过设定有效周期寄存器 (VPERR) 的 VPERR.PCNTS 位来指定每隔多少个周期请求信号有效一次，其它周期内即使计

数值和比较基准值寄存器 GCMAR 或 GCMBR 的值相等，也不会输出有效的请求信号。图所示是周期间隔有效请求信号的动作例。



### 3.12.3 保护机制

高级计数器可以对端口的输出状态进行保护控制。

高级计数器有 4 个共用的端口输入刹车事件 (来自模拟比较器 0 和 1、ADC、外部 BKIN)，每个接口上选通的异常状况事件可从刹车控制设定 (TIMx\_BRAKE、TIMx\_DTR 寄存器决定刹车使能和刹车事件来源)，当这些接口上监测到异常状况时，可以实现对通用 PWM 输出的控制。

端口作为通用 PWM 输出端口在刹车控制异常事件发生时，端口状态可以变为输出高阻态、输出低电平或输出高电平 (由对应的 GPIO 的配置决定)。

### 3.12.4 中断说明

TIMER1/2 各含有 4 类共计 6 个中断。分别是 2 个通用计数比较匹配中断 (含 2 个捕获输入中断)、2 个计数周期匹配中断、2 个刹车保护中断。

### 3.12.5 内部互连、保护寄存器、捕获

#### 内部互连

- 模拟比较器 0 和 1 可以触发刹车功能。
- ADC 输出可以触发刹车功能。
- 外部 BKIN 引脚可以触发刹车功能。
- TIMER1/2 输出 PWM 波可以触发 ADC 采样功能。



## 保护寄存器

保护寄存器用来控制对 Timer 的周期寄存器，比较值寄存器，控制寄存器等的更改，只有当保护寄存器中的数据为 0xCA，才能配置其它 TIMER1 的寄存器，否则不能修改。

该寄存器能增强 Timer 的抗干扰能力

## TIMER2 捕获 TIMER1

timer2 捕获 timer1 的时钟和定时器，触发源为 timer2 的 CHx 端口。


## 3.13 UART

### 3.13.1 概述

XC8F9262 集成 1 个 UART 模块，UART 模块可以实现和外部设备异步通讯的功能，支持同时收发的全双工通信方式。UART 模块包含以下主要特性。

- 全双工/半双工
- 异步模式
- LSB 在前
- 集成波特率发生器
- 8 位数据
- 支持奇偶校验，支持校验位作为数据位
- 帧错误检测
- 接收数据超限检测
- 支持发送传输完成中断、接收传输完成中断和帧错误检测（目前发生帧错误不触发中断，指示状态寄存器帧错误标志会跳起）

UART 结构框图：



### 3.13.2 UART 时钟、UART 发送、UART 接收

- 时钟发生器：  
时钟源来自系统时钟 SCK1、SCK2 和 SCK3 中的一个。
- UART 发送：  
通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 T\_EN 位来将 UART 配置在发送模式。控制寄存器配置完成后，往 UART 数据寄存器中写值会启动一次 UART 发



送操作，如果发送完成，UART 退回到空闲状态。一次发送完成后会置发送完成标志，该标志触发 UART 发送中断。发送完成标志可通过软件清除。

- UART 接收：

通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 R\_EN 位来将 UART 配置在接收模式。之后开始检测 RX 数据输入。如果检测到开始信号，UART 开始接收数据，如果成功检测到停止位，那么认为这一帧数据是有效的，将数据存储到 UART 数据寄存器，同时置位接收成功标志。如果接收到数据准备更新到 UART 数据寄存器时，接收标志也有效，则置接收超限标志。为了确保不触发错误的接收超限标志，用户必须在接收完成一帧数据后，清除接收标志。

### 3.13.3 UART 全双工、UART 半双工

- UART 全双工：

通过配置 UART 控制寄存器的 EN 位来使能 UART，同时配置控制寄存器的 R\_EN 位和 T\_EN 位来将 UART 配置成全双工模式。在全双工模式下，UART 既可以发送数据又可以接收数据，写 UART 数据寄存器会启动一次 UART 发送操作，一次发送完成后会置发送完成标志，该标志触发 UART 发送中断。全双工模式下，开始检测 RX 数据输入。如果检测到开始信号，UART 开始接收数据，如果成功检测到停止位，那么认为这一帧数据是有效的，将数据存储到 UART 数据寄存器，同时置位接收成功标志。当接收成功标志置为 1 时，再读取 UART 数据寄存器，就可将接收到的数据读出。如果未接收到数据时就读数据寄存器，则会读出全 0，所以在进行读 UART 数据寄存器时，需要检测 UART 状态寄存器，当检测到有接收完成标志后，再进行数据读取。

- UART 半双工：

UART 半双工的应用方式是使用 UART0\_CR.PSEL 寄存器，通过配置 PSEL 寄存器为 0 或 1 来切换 TXD 和 RXD 管脚的位置，得到 TXD 和 RXD 使用同一个 PIN 的目的。

注意：在使用半双工时，选定一个 TXD 引脚时，RXD 引脚配置需要保持默认值（即 P1\_1）。选定一个 RXD 引脚时，TXD 引脚配置需要保持默认值（即 P1\_2）。



## 3.13.4 位校验模式

配置 PAR\_EN=1 使能发送和接收时使用 9bit 模式，第 9bit 称为校验位，如何使用校验位支持两种模式：

- 当作奇偶校验位

配置 PAR\_EN=1 并且 PAR\_DIR=0 使能该模式，这时候发送和接收按照正常模式进行

- 当作第 9bit 数据位

配置 PAR\_EN=1 并且 PAR\_DIR=1 使能该模式，这时候发送的第 9bit 数据使用 PAR\_ODD 的值，接收的第 9bit 数据存储于 ERR\_PAR 中。

## 3.13.5 波特率设置

波特率时钟来自 SCK1、SCK2、SCK3 三个时钟源。

- UART 使用时钟源的 4 分频来作为波特率时钟，接收和发送使用同样的波特率。



## 3.14 I2C


### 3.14.1 概述

I2C 是一种简单、双向的二进制同步串行总线，只需两根线即可在连接于总线上的器件之间传送信息。下图为 I2C 的架构图，MCU 通过总线访问 I2C 内部寄存器控制 I2C 的传输过程，I2C 通过两个双向的 GPIO 口与外部连接，发送或接收数据。

I2C 模块可以配置为主机或者从机模式或者主从模式。包含以下特性。

- 主机或者从机模式
- 多主机仲裁
- 速率 5Kbps、100Kbps、400Kbps
- 7 位从机地址
- 支持中断

I2C 结构框图：




### 3.14.2 应用描述

I2C 支持主从模式下的数据发送和接收。

基本数据传输方式：


- 主器件产生传输用的时钟 (SCL) 信号，开始信号 (START) 和结束信号 (STOP)。

- 数据 (SDA) 必须在时钟的低电平时改变，并在高电平时保持。
- SCL 为高时，检测到 SDA 上有由高到低的跳变，为 START；
- SCL 为高时，检测到 SDA 上有由低到高的跳变，为 STOP。



## 从模式 (slave):

- 从模式下，会持续监听总线上是否有 START 信号。当监听到 START，会收到 8bit 的数据，其中包括 7bit 的 address 和 1bit 的 R/W 标志，从器件会根据收到的地址来确认是否响应主器件的读写请求。
- 如果地址正确，确认响应主器件的请求，从器件会根据 R/W 标志确认是传输数据还是接收数据，过程如图所示




- 从器件成功发送 1byte 数据过程如下：
  1. 确认寄存器都在初始状态。
  2. 打开从模式 (I2C\_CR)，处于监听状态. 收到 8-bit data (slave address) 后产生中断。
  3. 将要发送的数据写入 I2C\_DR。
  4. ACK bit 和 transmit bit 置 1 (I2C\_STAT)。
  5. Byte Complete bit 置 1 (I2C\_STAT)，收到 8-bit data 和响应后产生中断。
  6. 检查 LRB bit (I2C\_STAT)。重复步骤 3~6，可以发送多 byte 数据
- 从器件成功接收 1byte 数据过程如下：

1. 确认寄存器都在初始状态。
2. 打开从模式(I2C\_CR)，处于监听状态，收到 8-bit data (slave address)后产生中断。
3. ACK bit 置 1, transmit bit 清 0(I2C\_STAT)。
4. Byte Complete bit 置 1(I2C\_STAT)，收到 8-bit data 后产生中断。
5. ACK bit 清 0(I2C\_STAT)，重复步骤 3~4，可以接收多 byte 数据。

## 主模式：

主模式下，发起一个传送请求前，主设备必须先判断总线是否处于空闲状态。当总线上有设备在传输数据时，总线忙状态位 (Bus Busy) 会一直置为 1，直到检测到一个 STOP 信号，此时，当前设备获得总线使用权，启动一个读/写过程。



### ● 主器件成功发送 1byte 数据过程如下：

1. 确认寄存器都在初始状态。
2. 打开主模式( I2C\_CR )。
3. 将数据(slave address+W)写入 I2C\_DR。
4. Start Gen bit 置 1( I2C\_MCR )，主设备发送完 8bit 数据并收到 ACK，产生中断。
5. 将要发送数据写入 I2C\_DR。
6. Transmit bit 置 1(I2C\_STAT)，主设备发送完 8bit 数据并收到 ACK，产生中断。
7. 发送完成，Transmit bit 清零(I2C\_STAT register)。

重复步骤 5~6，可以发送多 byte 数据。

### ● 主器件成功接收 1byte 数据过程如下：

1. 确认寄存器都在初始状态。



2. 打开主模式( I2C\_CR ).
3. 将数据(slave address+W)写入 I2C\_DR.
4. Start Gen bit 置 1( I2C\_MCR ), 主设备发送完 8bit 数据并收到 ACK, 产生中断。
5. Transmit bit 清 0(I2C\_STAT), 主设备收到 8bit 数据, 产生中断。
6. 如果需要接收更多数据, ACK bit 置 1, 接收完成 ACK bit 置 0 。

重复步骤 5~6, 能接收多 byte 数据。

### 3.14.3 I2C 中断

I2C 提供 5 种类型的中断:

- 总线错误中断
- 停止中断
- NACK 中断
- 硬件地址匹配中断
- 传输完成中断

### 3.14.4 波特率设置

主机模式下, 发送时钟来自时钟源的 17 分频。


## 3.15 12Bit-ADC

### 3.15.1 ADC 概述

XC8F9262 内部集成了一个 12 位高精度，高转换速率的逐次逼近型模数转换器 (SAR ADC) 模块。具有以下特性：

- 12 位转换精度；
- 高达 180K SPS 的转换速度；
- 支持 19 路可选的单端输入通道：18 路外部输入通道，1 路片内电压输入通道；
- 支持 4 路可选的参考电压源；
- ADC 的电压输入范围：0~Vref；
- 软件可配置 ADC 的采样/转换时钟频率；
- 软件可配置 ADC 的采样时间；
- 可以配置 PWM、比较器输出或输入管脚边沿触发采样；
- 提供 ADC 转换结果比较器，比较结果可用于触发 PWM 故障刹车

结构框图：



## 3.16 模拟比较器


### 3.16.1 模拟比较器概述

模拟电压比较器 VC 用于比较两个输入模拟电压的大小，并根据比较结果输出高/低电平。当“+”输入端电压高于“-”输入端电压时，电压比较器输出为高电平；当“+”输入端电压低于“-”输入端电压时，电压比较器输出为低电平。XC8F9262 内部集成的模拟电压比较器 VC 具有以下特性：


- 支持电压比较功能；
- 支持内部 20 阶 VBG 分压作为输入；
- 支持外部输入端口；
- 支持三种软件可配置的中断触发方式：上升沿触发/下降沿触发/上下沿触发。

结构框图：

比较器 0 电流结构框图：



比较器 1 电流结构框图：




### 3.16.2 比较器时钟、滤波功能



模拟比较器输出通过 SCK0 同步到内部数字系统，数字滤波时钟采用 SCK0 作为输入，如果要使用比较器要打开 SCK0。

数字滤波工作即为数字信号去抖动功能。当比较器输出变化 LCDTY 个时钟周期稳定后才认为数据变化是有效的。数字滤波时钟来自 SCK0，所以如果要使用数字滤波功能，要使能 SCK0 时钟。




注意：模拟比较器的输出到数字滤波电路之间有两个 SCK0 时钟周期延时。

## 3.17 I/O 端口

### 3.17.1 GPIO 内部结构图

以下内部结构图仅供参考理解，并不代表实际电路。




I/O 控制寄存器/数据寄存器/上拉/下拉结构电路

### 3.17.2 配置 I/O 口

每个 I/O 的配置都需要使用两个寄存器进行配置。

以 PT0 口为例，配置 PT0 口需要使用 PT0\_DM0 和 PT0\_DM1 两个寄存器进行配置，如下图所示：



即 P0\_DM0 的第 0 位和 P0\_DM1 的第 0 位合起来配置 P00 的模式；

即 P0\_DM0 的第 1 位和 P0\_DM1 的第 1 位合起来配置 P01 的模式；





GPIO 模式的配置说明如下表和下图所示：

| Px_DM1 | Px_DMO | 驱动模式  | 施密特开关 | 应用场景                     |
|--------|--------|---|-------|--------------------------|
| 0      | 0      | 配置 Px 的对应 I/O 为高阻输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值   | ON    | 数字输入/<br>UART RX         |
| 0      | 1      | 配置 Px 的对应 I/O 为强推挽输出，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值 | OFF   | 数字输出/<br>UART TX/<br>PWM |
| 1      | 0      | 配置 Px 的对应 I/O 为模拟输入，此时数字输入使能关闭，此时读 DR 寄存器读到的是 DR 寄存器的值  | OFF   | 模拟信号                     |
| 1      | 1      | 配置 Px 的对应 I/O 为开漏低输出，此时数字输入使能打开，此时读 DR 寄存器读到的是 PAD 电平值  | ON    | I2C                      |

注意：当 GPIO 配置成开漏低输出时，需要配合使能内部上拉或接外部上拉，此时如果管脚输出低电平，则在该管脚上会形成上拉电阻到地的通路，会有大概  $VDD/10K$  的电流（比如 5V 电源供电，则会有 500uA 电流）通过。在系统进入 deepsleep 时需要注意开漏的管脚要避免输出低电平。

### 3.17.3 外设功能管脚

芯片支持数字外设功能使用不同的管脚位置，通过 Px\_GE, PT\_SEL, PER0\_PEN 和 PER1\_PEN 寄存器来进行设置。完整的管脚映射见第 3 章中脚位图。

- Px\_GE 相应 bit 为 1 时使能对应管脚的数字外设功能，否则对应管脚为普通的 GPIO 功能。
- PT\_SEL 寄存器可以修改部分数字外设的管脚位置，具体见寄存器说明。
- PER0\_PEN 和 PER1\_PEN 寄存器用来使能部分数字外设的管脚功能。



## 4. 电气特性

### 4.1 绝对最大额定值

| 参数       | 最小值  | 最大值     | 单位 |
|----------|------|---------|----|
| 存储器温度    | -55  | 125     | °C |
| 工作温度     | -40  | 85      | °C |
| 工作电压     | 2.4  | 5.5     | V  |
| VDD 对地电压 | -0.3 | 6.6     | V  |
| I0 对地电压  | -0.3 | VDD+0.3 | V  |

### 4.2 直流电气特性

(V<sub>DD</sub> = 5V, 工作温度 = 25°C, 除非另有情况说明)

| 符号                 | 参数说明       | 测试条件                              | 最小     | 典型   | 最大     | 单位  |
|--------------------|------------|-----------------------------------|--------|------|--------|-----|
| f <sub>FLASH</sub> | FLASH 工作频率 | 4.5 ≤ VDD < 5.5                   | -      | -    | 16     | MHz |
|                    |            | 2.4V ≤ VDD < 4.5V                 | -      | -    | 4      | MHz |
| IDD1               | 工作电流 1     | 内部 16MHz RC 振荡器工作, CPU 工作在 16MHz  | -      | 6.5  | -      | mA  |
| IDD2               | 工作电流 2     | 内部 16MHz RC 振荡器工作, CPU            | -      | 1.55 | -      | mA  |
| ISP                | 静态电流       | 内部 16MHz RC 振荡器关闭, 32KHz 时钟打开,    | -      | 3.8  | 10     | uA  |
| VIL                | 输入低电       | -                                 | -      | -    | 0.3VDD | -   |
| VIH                | 输入高电       | -                                 | 0.5VDD | -    | -      | -   |
| R <sub>PU</sub>    | 上拉电阻       | -                                 | -      | 10   | -      | KΩ  |
| R <sub>PD</sub>    | 下拉电阻       | -                                 | -      | 10   | -      | KΩ  |
| I <sub>OH1</sub>   | 拉电流 1      | PT01~PT07 和 PT10~PT17 输出 VDD-0.3V | 6.7    | 9.3  | -      | mA  |
| I <sub>OL1</sub>   | 灌电流 1      | PT01~PT07 和 PT10~PT17 输出 0.6V     | 19     | 22.1 | -      | mA  |
| I <sub>OH2</sub>   | 拉电流 2      | PT00 输出 VDD-0.7V                  | 5.3    | 7.9  | -      | mA  |
| I <sub>OL2</sub>   | 灌电流 2      | PT00 输出 0.6V                      | 12.6   | 14.8 | -      | mA  |
| I <sub>OH3</sub>   | 拉电流 3      | PT20 和 PT21 输出 VDD-0.7V           | 36     | 44   | -      | mA  |
| I <sub>OL3</sub>   | 灌电流 3      | PT20 和 PT21 输出 0.6V               | 76     | 92   | -      | mA  |



### 4.3 AD 转换特性

( $V_{DD}=5V$ ,  $V_{SS}=0V$ , 工作温度=25°C)

| 规格         | 条件   | 最小  | 典型   | 最大       | 单位  |
|------------|------|-----|------|----------|-----|
| 分辨率        | 单端转换 | -   | 12   | -        | bit |
| 积分非线性误差    | -    | -   | ±0.5 | ±3       | LSB |
| 微分非线性误差    | -    | -   | ±1   | ±4       | LSB |
| 增益误差       | -    | -   | ±1   | ±6       | LSB |
| 偏移误差       | -    | -   | ±2   | ±6       | LSB |
| 模拟供电电压     | -    | 2.6 | 5    | 5.5      | V   |
| 参考正电压(可配置) | 片内参考 | -   | 1.2  | -        | V   |
|            | 片内参考 | -   | 2.4  | -        | V   |
|            | 外部参考 | 0   | -    | $V_{CC}$ | V   |

### 4.4 比较器参数

( $V_{DD}=5V$ ,  $V_{SS}=0V$ ,  $T_a=-40\sim 85^\circ C$ )

| 参数     | 标号        | 条件                             | 最小  | 典型 | 最大           | 单位 |
|--------|-----------|--------------------------------|-----|----|--------------|----|
| 失调电压   | $V_{OS}$  | -                              | -   | -  | 10           | mV |
| 输入共模电压 | $V_{ICM}$ | -                              | 0.1 | -  | $V_{DD}-0.1$ | V  |
| 响应时间   | TRS       | $C_{INP} - C_{INN} = \pm 10mV$ | -   | 4  | 10           | us |

### 4.5 EMC 特性

Electrostatic discharge (ESD)


| 符号             | 参数  | 条件                                       | 封装      | 最大   | 单位 |
|----------------|---|--|---------|------|----|
| $V_{ESD(HBM)}$ | Electrostatic discharge voltage(Human body model) | Temperature = +24°C                      | TSSOP20 | 8000 | V  |
| $V_{ESD(CDM)}$ | Electrostatic discharge voltage(Charge device)    | Temperature = +24°C                      |         | 2000 | V  |
| $V_{ESD(MM)}$  | Electrostatic discharge voltage(Machine model)    | Temperature = +24°C<br>Relative humidity |         | 550  | V  |



## 5. 封装尺寸


(单位: mm)

### 5.1 20PIN 封装尺寸



TSSOP20 封装外形图


### 5.2 16PIN 封装尺寸



SOP16 封装外形图




## 5.3 14PIN 封装尺寸



SOP14 封装尺寸

## 5.4 8PIN 封装尺寸




SOP8 封装尺寸




## 5.5 QFN20 (3\*3) 封装尺寸


| 标注 | 尺寸 | 最小       | 标准   | 最大   | 标注 | 尺寸 | 最小      | 标准   | 最大   |
|----|----|----------|------|------|----|----|---------|------|------|
| A  |    | 0.70     | 0.75 | 0.80 | D1 |    | 1.55    | 1.65 | 1.75 |
| A1 |    | 0.00     | —    | 0.05 | E1 |    | 1.55    | 1.65 | 1.75 |
| A3 |    | 0.203REF |      |      | e  |    | 0.40TYP |      |      |
| b  |    | 0.15     | —    | 0.25 | K  |    | 0.20    | —    | —    |
| D  |    | 2.90     | 3.00 | 3.10 | L  |    | 0.30    | 0.40 | 0.50 |
| E  |    | 2.90     | 3.00 | 3.10 |    |    |         |      |      |



Top View



Side View



bottom View




QFN20 (3\*3) 封装尺寸



## 5.6 MSOP10 封装尺寸

| 标注 | 尺寸 | 最小(mm)   | 最大(mm) | 标注         | 尺寸 | 最小(mm)   | 最大(mm) |
|----|----|----------|--------|------------|----|----------|--------|
| A  |    | 2.90     | 3.10   | C3         |    | 0.152    |        |
| A1 |    | 0.18     | 0.25   | C4         |    | 0.15     | 0.23   |
| A2 |    | 0.50TYP  |        | H          |    | 0.00     | 0.09   |
| A3 |    | 0.40TYP  |        | $\theta$   |    | 15° TYP4 |        |
| B  |    | 2.90     | 3.10   | $\theta 1$ |    | 12° TYP4 |        |
| B1 |    | 4.70     | 5.10   | $\theta 2$ |    | 14° TYP  |        |
| B2 |    | 0.45     | 0.75   | $\theta 3$ |    | 0° ~ 6°  |        |
| C  |    | 0.75     | 0.95   | R          |    | 0.15TYP  |        |
| C1 |    | --       | 1.10   | R1         |    | 0.15TYP  |        |
| C2 |    | 0.328TYP |        |            |    |          |        |

\* 注EMSOP10产品共用此图所有数据, Die pad exposure大小是根据引线框架设计。



MSOP10 封装尺寸